【技术实现步骤摘要】
本专利技术实施例涉及静电保护制造领域，尤其涉及一种静电保护结构及其形成方法、静电保护电路。
技术介绍
1、集成电路容易受到静电的破坏，一般在电路的输入输出端或电源保护装置会设计保护电路，以防止内部电路因受到静电而受损坏。在现有的集成电路设计中，常采用二极管(diode)器件作为静电保护(electrostatic discharge，esd)器件以减少静电破坏。
2、然而随着静电保护集成电路(integrated circuit，ic)产业的快速成长，静电保护技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
3、因此，现有技术中的静电保护结构的性能有待提高。
技术实现思路
1、本专利技术实施例解决的问题是提供一种静电保护结构及其形成方法，以提高静电保护结构的性能。
2、为解决上述问题，本专利技术实施例提供一种静电保护结构，包括：基底；栅极结构，位于所述基底上；阴极掺杂区，位于所述栅极结构一侧的基底中，所述阴极掺杂区具有第一型掺杂离子；阳极掺杂区，位于所述栅极结构另一侧的基底中，所述阳极掺杂区具有第二型掺杂离子，所述第一型掺杂离子与第二型掺杂离子的导电类型不同；互连结构，与所述栅极结构电连接，且电连接所述栅极结构的互连结构用于对栅极结构施加电位。
3、可选的，所述互连结构分别与所述栅极结构、所述阴极掺杂区、以及所述阳极掺杂区电连接，电连接所述阴极掺杂区的互连结构用于对
4、可选的，电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构为一体结构。
5、可选的，所述静电保护结构还包括：第一插塞，分别位于所述互连结构与阴极掺杂区之间、以及所述互连结构与阳极掺杂区之间；第二插塞，位于所述互连结构与栅极结构之间。
6、可选的，沿与所述栅极结构的延伸方向相垂直的方向，所述第一插塞与相邻的栅极结构之间的距离为0.1微米至2微米。
7、可选的，所述互连结构的材料包括铜、钽和氮化钽中的一种或多种。
8、可选的，所述基底从下而上依次包括：底层半导体层、绝缘材料层和顶层半导体层；所述静电保护结构还包括：阱区，位于所述基底中，所述阱区具有第一型掺杂离子或者第二型掺杂离子，且所述阱区的底部与所述绝缘材料层的顶部相触，或者，位于所述绝缘材料层中；其中，所述栅极结构位于所述阱区的基底上，所述阴极掺杂区和阳极掺杂区均位于所述阱区中。
9、可选的，所述静电保护结构还包括：阱区，位于所述基底中，所述阱区具有第一型掺杂离子或者第二型掺杂离子；所述栅极结构位于所述阱区的基底上，且沿所述栅极结构的延伸方向，所述栅极结构与所述阱区重叠的部分的长度范围为2微米至20微米。
10、可选的，沿与所述栅极结构的延伸方向相垂直的方向，所述栅极结构的宽度范围为0.2微米至2微米。
11、可选的，沿所述基底顶面的法线方向，所述阴极掺杂区的深度为50纳米至200纳米。
12、可选的，沿所述基底顶面的法线方向，所述阳极掺杂区的深度为50纳米至200纳米。
13、相应的，本专利技术实施例还提供一种静电保护结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构一侧的基底中形成阴极掺杂区，所述阴极掺杂区具有第一型掺杂离子；在所述栅极结构另一侧的基底中形成阳极掺杂区，所述阳极掺杂区具有第二型掺杂离子；形成互连结构，所述互连结构与栅极结构电连接，且电连接所述栅极结构的互连结构用于对栅极结构施加电位。
14、可选的，形成所述阴极掺杂区和阳极掺杂区后，形成所述互连结构，在形成所述互连结构的步骤中，所述互连结构分别与所述栅极结构、所述阴极掺杂区、以及所述阳极掺杂区电连接，电连接所述阴极掺杂区的互连结构用于对阴极掺杂区施加电位，电连接所述阳极掺杂区的互连结构用于对阳极掺杂区施加电位；电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构相互连接。
15、可选的，在形成所述互连结构的步骤中，电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构为一体结构。
16、可选的，在形成所述阴极掺杂区和阳极掺杂区之后，在形成所述互连结构之前，所述形成方法还包括：分别在所述阴极掺杂区和所述阳极掺杂区上形成第一插塞，所述第一插塞分别与所述阴极掺杂区和所述阳极掺杂区电连接；在所述栅极结构上形成第二插塞，所述第二插塞电连接所述栅极结构；在形成所述互连结构的步骤中，在所述第一插塞和第二插塞上形成所述互连结构，所述互连结构分别与所述第一插塞、以及第二插塞电连接。
17、可选的，在提供所述基底的步骤中，所述基底从下而上依次包括：底层半导体层、绝缘材料层和顶层半导体层；在提供所述基底之后，在形成所述栅极结构之前，所述形成方法还包括：在所述基底中形成阱区，所述阱区具有第一型掺杂离子或者第二型掺杂离子，且所述阱区的底部与所述绝缘材料层的顶部相触，或者，位于所述绝缘材料层中；在形成所述栅极结构的步骤中，所述栅极结构位于所述阱区的基底上；在形成所述阴极掺杂区和阳极掺杂区的步骤中，所述阴极掺杂区和阳极掺杂区均位于所述阱区中。
18、可选的，形成所述阳极掺杂区的工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：注入离子为p型离子，注入能量的范围为5kev至40kev，注入剂量范围为2e13atom/cm2至8e15atom/cm2。
19、可选的，形成所述阴极掺杂区的工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：注入离子为n型离子，注入能量的范围为5kev至50kev，注入剂量范围为1e13atom/cm2至9e15atom/cm2。
20、相应的，本专利技术实施例还提供一种静电保护电路，包括：晶体管，所述晶体管包括栅极、阴极和阳极、且所述栅极用于连接电位。
21、可选的，所述栅极与所述阴极短接。
22、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
23、本专利技术实施例提供的静电保护结构中，包括与所述栅极结构电连接的互连结构，且电连接所述栅极结构的互连结构用于对栅极结构施加电位。与栅极结构浮接(floating)的方案相比，由于对栅极结构施加电位，故而有利于稳定栅极结构位置处的偏置电压，提高栅极分压的均匀性，也使得栅极结构底部位置处不易累积陷阱(trap)电荷，即栅极结构底部的位置处界面态较稳定，从而有利于降低在栅极结构底部位置处形成击穿点的概率，进而提高了静电保护结构的二次击穿电流(it2)，相应也提高了静电保护结构的性能。
24、本专利技术实施例提供的静电保护结构的形成方法中，形成互连结构，所述互连结构与栅极结构电连接，且电连接所述栅极结构的互连结构用于对栅极结构施加电位。与栅极本文档来自技高网...
【技术保护点】
1.一种静电保护结构，其特征在于，包括：
2.如权利要求1所述的静电保护结构，其特征在于，所述互连结构分别与所述栅极结构、所述阴极掺杂区、以及所述阳极掺杂区电连接，电连接所述阴极掺杂区的互连结构用于对阴极掺杂区施加电位，电连接所述阳极掺杂区的互连结构用于对阳极掺杂区施加电位；
3.如权利要求2所述的静电保护结构，其特征在于，电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构为一体结构。
4.如权利要求2～3中任一项所述的静电保护结构，其特征在于，所述静电保护结构还包括：第一插塞，分别位于所述互连结构与阴极掺杂区之间、以及所述互连结构与阳极掺杂区之间；
5.如权利要求4所述的静电保护结构，其特征在于，沿与所述栅极结构的延伸方向相垂直的方向，所述第一插塞与相邻的栅极结构之间的距离为0.1微米至2微米。
6.如权利要求1所述的静电保护结构，其特征在于，所述互连结构的材料包括铜、钽和氮化钽中的一种或多种。
7.如权利要求1所述的静电保护结构，其特征在于，所述基底从下而上依次包括：底层半导体层、绝缘材料层和
8.如权利要求1所述的静电保护结构，其特征在于，所述静电保护结构还包括：阱区，位于所述基底中，所述阱区具有第一型掺杂离子或者第二型掺杂离子；
9.如权利要求1所述的静电保护结构，其特征在于，沿与所述栅极结构的延伸方向相垂直的方向，所述栅极结构的宽度范围为0.2微米至2微米。
10.如权利要求1所述的静电保护结构，其特征在于，沿所述基底顶面的法线方向，所述阴极掺杂区的深度为50纳米至200纳米。
11.如权利要求1所述的静电保护结构，其特征在于，沿所述基底顶面的法线方向，所述阳极掺杂区的深度为50纳米至200纳米。
12.一种静电保护结构的形成方法，其特征在于，包括：
13.如权利要求12所述的静电保护结构的形成方法，其特征在于，形成所述阴极掺杂区和阳极掺杂区后，形成所述互连结构，在形成所述互连结构的步骤中，所述互连结构分别与所述栅极结构、所述阴极掺杂区、以及所述阳极掺杂区电连接，电连接所述阴极掺杂区的互连结构用于对阴极掺杂区施加电位，电连接所述阳极掺杂区的互连结构用于对阳极掺杂区施加电位；电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构相互连接。
14.如权利要求13所述的静电保护结构的形成方法，其特征在于，在形成所述互连结构的步骤中，电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构为一体结构。
15.如权利要求14所述的静电保护结构的形成方法，其特征在于，在形成所述阴极掺杂区和阳极掺杂区之后，在形成所述互连结构之前，所述形成方法还包括：分别在所述阴极掺杂区和所述阳极掺杂区上形成第一插塞，所述第一插塞分别与所述阴极掺杂区和所述阳极掺杂区电连接；在所述栅极结构上形成第二插塞，所述第二插塞电连接所述栅极结构；
16.如权利要求12所述的静电保护结构的形成方法，其特征在于，在提供所述基底的步骤中，所述基底从下而上依次包括：底层半导体层、绝缘材料层和顶层半导体层；
17.如权利要求12所述的静电保护结构的形成方法，其特征在于，形成所述阳极掺杂区的工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：注入离子为P型离子，注入能量的范围为5KeV至40KeV，注入剂量范围为2E13atom/cm2至8E15atom/cm2。
18.如权利要求12所述的静电保护结构的形成方法，其特征在于，形成所述阴极掺杂区的工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：注入离子为N型离子，注入能量的范围为5KeV至50KeV，注入剂量范围为1E13atom/cm2至9E15atom/cm2。
19.一种静电保护电路，其特征在于，包括：
20.如权利要求19所述的静电保护电路，其特征在于，所述栅极结构与所述阴极短接。
...【技术特征摘要】
1.一种静电保护结构，其特征在于，包括：
2.如权利要求1所述的静电保护结构，其特征在于，所述互连结构分别与所述栅极结构、所述阴极掺杂区、以及所述阳极掺杂区电连接，电连接所述阴极掺杂区的互连结构用于对阴极掺杂区施加电位，电连接所述阳极掺杂区的互连结构用于对阳极掺杂区施加电位；
3.如权利要求2所述的静电保护结构，其特征在于，电连接所述栅极结构的互连结构，与电连接所述阴极掺杂区的互连结构为一体结构。
4.如权利要求2～3中任一项所述的静电保护结构，其特征在于，所述静电保护结构还包括：第一插塞，分别位于所述互连结构与阴极掺杂区之间、以及所述互连结构与阳极掺杂区之间；
5.如权利要求4所述的静电保护结构，其特征在于，沿与所述栅极结构的延伸方向相垂直的方向，所述第一插塞与相邻的栅极结构之间的距离为0.1微米至2微米。
6.如权利要求1所述的静电保护结构，其特征在于，所述互连结构的材料包括铜、钽和氮化钽中的一种或多种。
7.如权利要求1所述的静电保护结构，其特征在于，所述基底从下而上依次包括：底层半导体层、绝缘材料层和顶层半导体层；所述静电保护结构还包括：阱区，位于所述基底中，所述阱区具有第一型掺杂离子或者第二型掺杂离子，且所述阱区的底部与所述绝缘材料层的顶部相触，或者，位于所述绝缘材料层中；
8.如权利要求1所述的静电保护结构，其特征在于，所述静电保护结构还包括：阱区，位于所述基底中，所述阱区具有第一型掺杂离子或者第二型掺杂离子；
9.如权利要求1所述的静电保护结构，其特征在于，沿与所述栅极结构的延伸方向相垂直的方向，所述栅极结构的宽度范围为0.2微米至2微米。
10.如权利要求1所述的静电保护结构，其特征在于，沿所述基底顶面的法线方向，所述阴极掺杂区的深度为50纳米至200纳米。
11.如权利要求1所述的静电保护结构，其特征在于，沿所述基底顶面的法线方向，所述阳极掺杂区的深度为50纳米至200纳米。
12.一种静电保护结构的形成方法，其特征在...
【专利技术属性】
技术研发人员：余栋林，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。