【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、本专利技术涉及半导体技术，尤其涉及一种在晶片背侧包含磁阻随机存取存储器(mram)的半导体结构及其形成方法。
2、mram是用于独立和嵌入式应用的可用存储器选项，所述应用例如物联网(iot)、汽车或人工智能(ai)。mram是一种非易失性随机存取存储器技术，其中数据由磁性存储元件存储。这些元件通常由两个铁磁板形成，每个铁磁板可以保持磁化，由薄电介质层，即隧道势垒层分开。两个板中的一个是被设定为特定极性的永磁体；可以改变另一板的磁化以匹配存储存储器的外部场的磁化。mram通常形成在半导体结构的后段制程(beol)区域中，因此在场效应晶体管(fet)的源极/漏极区域和mram之间存在大的距离。
技术实现思路
1、提供了一种背侧接触结构，其将位于晶片背侧的mram的第一电极直接连接到晶体管的源极/漏极结构。背侧接触与晶体管的源极/漏极结构以及mram的第一电极自对准。mram和源极/漏极结构之间的紧密接近增加了器件的速度。mram良率不会受到损害，因为不会发生背侧接触金属到mram上的重新溅射。
2、在本申请的一个方面中，提供了一种半导体结构。在一个实施例中，半导体结构包括位于mram器件区中和晶片背侧中的mram。mram包括第一电极、mram堆叠以及第二电极。存在第一背侧源/漏接触结构，其将mram的第一电极直接连接到第一晶体管的第一源极/漏极结构，该第一晶体管存在于晶片的前侧中和mram器件区中。
3、在本申请的一些实施例中，第一
4、在本申请的一些实施例中，第一晶体管包括半导体沟道材料纳米片的垂直堆叠，以及包围半导体沟道材料纳米片中的每一个的功能栅极结构。这种晶体管可以称为纳米片场效应晶体管。在其它实施例中，第一晶体管是平面晶体管、finfet晶体管或纳米线晶体管。
5、在本申请的一些实施例中，该结构还包括位于第一晶体管的表面上的底部电介质隔离层，该底部电介质隔离层具有与第一背侧源极/漏极接触结构的最外侧壁直接物理接触的侧壁。
6、在本申请的一些实施例中，特别是当纳米片场效应晶体管被用作第一晶体管时，内间隔物被定位成横向地相邻于晶体管的功能栅极结构。
7、在本申请的一些实施例中，该结构还包括第二源极/漏极结构，其位于第一晶体管的功能栅极结构的第二侧上，该第二侧与第一晶体管的功能栅极结构的第一侧相对。在这样的实施例中，该结构还可以包括第一前侧源极/漏极接触结构，其将第一晶体管的第二源极/漏极结构连接到前侧后段制程(beol)结构。在本申请的实施例中，载体晶片位于前侧beol结构的表面上。
8、在本专利技术的一些实施例中，该结构还包括mram间隔物，其被定位成与mram堆叠和第二电极横向相邻并直接物理接触，其中mram间隔物定位成与第一电极横向相邻但间隔开。在此类实施例中，mram间隔物具有位于第一电极的最底部表面与最顶部表面之间的最底部表面。
9、在本申请的一些实施例中，背侧层间电介质(ild)材料层堆叠横向包围mram和第一背侧源极/漏极接触结构的上部。
10、在本申请的一些实施例中，第二电极与背侧互连结构电接触。在此类实施例中，该结构还包括垂直延伸穿过第二电极的接触通孔结构，该接触通孔结构具有与mram堆叠直接接触的第一表面以及与第一表面相对的第二表面，该第二表面与背侧互连结构直接接触。
11、在本申请的一些实施例中，该结构还包括位于晶片的前侧中和位于与mram器件区相邻定位的逻辑器件区中的第二晶体管，其中第二晶体管具有位于第二晶体管的功能栅极结构的第一侧上的第一源极/漏极结构，以及位于与第二晶体管的功能栅极结构的第一侧相对的第二晶体管的功能栅极结构的第二侧上的第二源极/漏极结构。
12、在本申请的一些实施例中，第二背侧源极/漏极接触结构位于逻辑器件区中，并且将第二晶体管的第一源极/漏极结构连接到背侧电力轨。
13、在本申请的一些实施例中，背侧电力轨与背侧互连结构电接触。在实施例中，通孔接触结构位于背侧互连结构和背侧电力轨之间。
14、在本申请的一些实施例中，该结构还包括位于逻辑器件区中的前侧源极/漏极接触结构，其将第二晶体管的第二源极/漏极结构连接到前侧beol结构。在本申请的一些实施例中，载体晶片位于前侧beol结构的表面上。
15、在本申请的一些实施例中，存在于逻辑器件区中的第二背侧源极/漏极接触结构具有位于围绕mram器件的mram间隔物的最底部表面下方的最顶表面。
16、在本专利技术的另一实施例中，半导体结构包括mram器件区，mram器件区包括mram，mram包括第一电极、mram堆叠以及第二电极，且mram器件区位于晶片的背侧。mram器件区还包括具有第一源极/漏极结构的第一晶体管，以及将mram的第一电极直接连接到第一晶体管的第一源极/漏极结构的第一背侧源极/漏极接触结构。在本申请中，第一背侧源极/漏极接触结构具有与第一晶体管的第一源极/漏极结构和第一电极两者的最外侧壁基本上垂直对准的最外侧壁。该结构还包括被定位成与mram器件区相邻的逻辑器件区，其中逻辑器件区包括位于晶片的前侧中的第二晶体管，并且具有位于第二晶体管的功能栅极结构的第一侧上的第一源极/漏极结构，以及将第二晶体管的功能栅极结构的第一源极/漏极结构直接连接到背侧电力轨的第二背侧源极/漏极接触结构。
17、在一些实施例中，第二背侧源极/漏极接触结构具有位于围绕mram器件的mram间隔物的最底部表面下方的最顶表面。
18、在一些实施例中，mram间隔物具有位于第一电极的最底部表面与最顶部表面之间的最底部表面。
19、在一些实施例中，背侧电力轨与位于背侧电力轨的顶部上的背侧互连结构电接触，并且mram的第二电极与位于mram的顶部上的背侧互连结构电接触。
20、在本申请的另一方面，提供了一种形成半导体结构的方法。通过参考附图和下面的详细描述，本申请的方法将变得更加清楚。
本文档来自技高网...【技术保护点】
1.一种半导体结构，包括：
2.根据权利要求1所述的半导体结构，其中所述第一背侧源极/漏极接触结构具有与所述第一电极的最外侧壁基本上垂直对准的最外侧壁。
3.根据权利要求2所述的半导体结构，其中所述第一背侧源极/漏极接触结构的最外侧壁与所述第一晶体管的所述第一源极/漏极结构的最外侧壁基本上垂直对准。
4.根据权利要求1所述的半导体结构，其中，所述第一晶体管包括半导体沟道材料纳米片的垂直堆叠以及功能栅极结构，所述功能栅极结构包围所述半导体沟道材料纳米片的垂直堆叠中的每个半导体沟道材料纳米片。
5.根据权利要求4所述的半导体结构，还包括位于所述第一晶体管的表面上的底部电介质隔离层，所述底部电介质隔离层具有与所述第一背侧源极/漏极接触结构的最外侧壁直接物理接触的侧壁。
6.根据权利要求4所述的半导体结构，还包括与所述功能栅极结构横向相邻定位的内间隔物。
7.根据权利要求1所述的半导体结构，还包括第二源极/漏极结构，所述第二源极/漏极结构位于所述第一晶体管的功能栅极结构的第二侧上，所述第二侧与所述第一晶体管的所述功能
8.根据权利要求7所述的半导体结构，还包括第一前侧源极/漏极接触结构，所述第一前侧源极/漏极接触结构将所述第一晶体管的所述第二源极/漏极结构连接到前侧后段制程BEOL结构。
9.根据权利要求8所述的半导体结构，还包括位于所述前侧BEOL结构的表面上的载体晶片。
10.根据权利要求1所述的半导体结构，其进一步包括MRAM间隔物，所述MRAM间隔物定位成与所述MRAM堆叠及所述第二电极横向相邻且直接物理接触，其中所述MRAM间隔物定位成与所述第一电极横向相邻但间隔开。
11.根据权利要求10所述的半导体结构，其中所述MRAM间隔物具有位于所述第一电极的最底部表面与最上表面之间的最底部表面。
12.根据权利要求1所述的半导体结构，还包括横向围绕所述MRAM和所述第一背侧源极/漏极接触结构的上部的背侧层间电介质(ILD)材料层堆叠。
13.根据权利要求1所述的半导体结构，其中所述第二电极与背侧互连结构电接触。
14.根据权利要求13所述的半导体结构，还包括垂直延伸穿过所述第二电极的接触通孔结构，所述接触通孔结构具有与所述MRAM堆叠直接接触的第一表面和与所述第一表面相对的第二表面，所述第二表面与所述背侧互连结构直接接触。
15.根据权利要求1所述的半导体结构，还包括位于所述晶片的所述前侧中并且位于与所述MRAM器件区相邻定位的逻辑器件区中的第二晶体管，其中所述第二晶体管具有位于所述第二晶体管的功能栅极结构的第一侧上的第一源极/漏极结构，以及位于所述第二晶体管的所述功能栅极结构的与所述第二晶体管的所述功能栅极结构的所述第一侧相对的第二侧上的第二源极/漏极结构。
16.根据权利要求15所述的半导体结构，还包括第二背侧源极/漏极接触结构，所述第二背侧源极/漏极接触结构位于所述逻辑器件区中并且将所述第二晶体管的所述第一源极/漏极结构连接到背侧电力轨。
17.根据权利要求16所述的半导体结构，其中所述背侧电力轨与背侧互连结构电接触。
18.根据权利要求17所述的半导体结构，还包括位于所述背侧互连结构与所述背侧电力轨之间的通孔接触结构。
19.根据权利要求15所述的半导体结构，还包括位于所述逻辑器件区中的前侧源极/漏极接触结构，所述前侧源极/漏极接触结构将所述第二晶体管的所述第二源极/漏极结构连接到前侧BEOL结构。
20.根据权利要求19所述的半导体结构，还包括位于所述前侧BEOL结构的表面上的载体晶片。
21.根据权利要求16所述的半导体结构，其中，所述第二背侧源极/漏极接触结构具有位于围绕所述MRAM器件的MRAM间隔物的最底部表面下方的最上表面。
22.一种半导体结构，包括：
23.根据权利要求22所述的半导体结构，其中，所述第二背侧源极/漏极接触结构具有位于围绕所述MRAM器件的MRAM间隔物的最底部表面下方的最上表面。
24.根据权利要求23所述的半导体结构，其中所述MRAM间隔物具有位于所述第一电极的最底部表面与最上表面之间的最底部表面。
25.根据权利要求22所述的半导体结构，其中所述背侧电力轨与位于所述背侧电力轨的顶部上的背侧互连结构电接触，并且所述MRAM的所述第二电极与位于所述MRAM的顶部上的所述背侧互连结构电接触。
...【技术特征摘要】
【国外来华专利技术】
1.一种半导体结构，包括：
2.根据权利要求1所述的半导体结构，其中所述第一背侧源极/漏极接触结构具有与所述第一电极的最外侧壁基本上垂直对准的最外侧壁。
3.根据权利要求2所述的半导体结构，其中所述第一背侧源极/漏极接触结构的最外侧壁与所述第一晶体管的所述第一源极/漏极结构的最外侧壁基本上垂直对准。
4.根据权利要求1所述的半导体结构，其中，所述第一晶体管包括半导体沟道材料纳米片的垂直堆叠以及功能栅极结构，所述功能栅极结构包围所述半导体沟道材料纳米片的垂直堆叠中的每个半导体沟道材料纳米片。
5.根据权利要求4所述的半导体结构，还包括位于所述第一晶体管的表面上的底部电介质隔离层，所述底部电介质隔离层具有与所述第一背侧源极/漏极接触结构的最外侧壁直接物理接触的侧壁。
6.根据权利要求4所述的半导体结构，还包括与所述功能栅极结构横向相邻定位的内间隔物。
7.根据权利要求1所述的半导体结构，还包括第二源极/漏极结构，所述第二源极/漏极结构位于所述第一晶体管的功能栅极结构的第二侧上，所述第二侧与所述第一晶体管的所述功能栅极结构的第一侧相对。
8.根据权利要求7所述的半导体结构，还包括第一前侧源极/漏极接触结构，所述第一前侧源极/漏极接触结构将所述第一晶体管的所述第二源极/漏极结构连接到前侧后段制程beol结构。
9.根据权利要求8所述的半导体结构，还包括位于所述前侧beol结构的表面上的载体晶片。
10.根据权利要求1所述的半导体结构，其进一步包括mram间隔物，所述mram间隔物定位成与所述mram堆叠及所述第二电极横向相邻且直接物理接触，其中所述mram间隔物定位成与所述第一电极横向相邻但间隔开。
11.根据权利要求10所述的半导体结构，其中所述mram间隔物具有位于所述第一电极的最底部表面与最上表面之间的最底部表面。
12.根据权利要求1所述的半导体结构，还包括横向围绕所述mram和所述第一背侧源极/漏极接触结构的上部的背侧层间电介质(ild)材料层堆叠。
13.根据权利要求1所述的半导体结构，其中所述第二电极与背侧互连结构电接触。
14.根据权利要求13所述的半导体结...
【专利技术属性】
技术研发人员：谢瑞龙，N·A·兰兹罗，本山幸一，B·A·安德森，M·瑞佐罗，L·A·克莱文格，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。