System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及惯性器件,具体为一种mems惯性芯片及其制备方法。
技术介绍
1、惯性器件包含加速度计和陀螺仪及其各种组合,其中加速度计用来测量物体的加速度,陀螺仪用来测量物体的角速度,加速度和角速度的综合测试可以清楚的表征待测物体的运动状态。加速度和角速度的准确测量需要器件外围的环境稳定如温度稳定,温度的变化将影响器件的性能。
2、现有mems惯性表头单元和asic单元封装方式均采用单独制备后进行分散式封装,且无温度控制模块。分散式封装的惯性器件的整体体积较大,空间利用率不高;分散式的封装,效率偏低;分散式封装,不同批次之间的工艺一致性不同;无温度控制模块使得器件的温度效应过大,影响芯片的性能和稳定性。
技术实现思路
1、本专利技术的目的在于提供一种mems惯性芯片及其制备方法,至少可以解决现有技术中的部分缺陷。
2、为实现上述目的,本专利技术实施例提供如下技术方案:一种mems惯性芯片,包括asic晶圆和mems惯性器件,还包括tec,所述tec、所述asic晶圆以及所述mems惯性器件依次叠层设置,所述mems惯性器件包括盖体和活动单元,所述asic晶圆和所述盖体配合密封所述活动单元。
3、进一步,所述asic晶圆上设有若干信号引出端,所述mems惯性器件与所述asic晶圆上的至少部分所述信号引出端键合。
4、进一步,所述tec和所述asic晶圆内均具有信号引出通孔,所述信号引出通孔中填充有金属,所述tec的信号引出通孔与所述as
5、进一步,所述tec中设有一层或多层pn结,每层所述pn结具有p型掺杂层和多个n型掺杂点;其中p型掺杂层上具有多个所述n型掺杂点,各所述n型掺杂点间隔设置。
6、进一步,所述tec中设有pn结,所述pn结具有多个p型掺杂点和多个n型掺杂点,各所述p型掺杂点和各所述n型掺杂点一一对应设置。
7、进一步,所述asic晶圆上敷设有绝缘层,所述绝缘层中设有与所述asic晶圆电连接的若干金属层,各所述金属层间隔设置,所述信号引出端位于所述金属层上。
8、进一步,所述盖体通过绝缘件设于所述活动单元上;或者所述盖体的边沿延伸至所述asic晶圆的绝缘部位上。
9、本专利技术实施例提供另一种技术方案:一种mems惯性芯片的制备方法,包括如下步骤:
10、s1,制作tec、asic晶圆和mems惯性器件,所述mems惯性器件具有盖体和活动单元;
11、s2,沿芯片厚度方向,将所述asic晶圆键合在所述tec上,将所述mems惯性器件键合在所述asic晶圆上,所述asic晶圆和所述盖体配合密封所述活动单元;
12、s3,制作信号引出线将所述mems惯性器件、所述asic晶圆以及所述tec的信号引出。
13、进一步,所述tec的制备方法为:
14、制作p型掺杂层以及于所述p型掺杂层上制作多个n型掺杂点,各所述n型掺杂点间隔设置,所述p型掺杂层与各所述n型掺杂点形成pn结层;于所述pn结层上方制作绝缘层;
15、在所述绝缘层上重复以上步骤x次,x≥1,将至少一层pn结层导通,并与所述信号引出线电连接。
16、进一步,所述tec的制备方法为:
17、制作若干p型掺杂点,各所述p型掺杂点间隔设置,在每一所述p型掺杂点旁制作n型掺杂点,相邻的p型掺杂点与n型掺杂点形成pn结;
18、将各所述pn结导通,并使至少一个所述pn结与所述信号引出线电连接。
19、与现有技术相比,本专利技术的有益效果是:
20、1、asic晶圆作为mems惯性器件的下盖,通过键合即可实现mems惯性器件的活动单元的机械保护和密封,无需单独额外制备下盖结构,有效简化工艺,同时有效降低集成芯片的尺寸与体积。
21、2、将mems惯性器件与tec集成,有效控制了器件外围的温度环境,降低器件的标度因子、零偏等参数随温度的变化,进而提高器件的性能。
22、3、通过在tec中的阵列pn结设计,可以实现pn结总数目的增加,增大制冷器制冷的能力。
23、4、mems惯性器件、asic晶圆与tec通过键合进行集成,采用金属层直接进行互联,减少了彼此之间的互联引线距离,有效减小芯片面积,同时金属层直接互联具有更高的可靠性。
24、5、mems惯性器件、asic晶圆与tec均采用半导体工艺,彼此工艺之间互相兼容,可进行批量化生产。
本文档来自技高网...【技术保护点】
1.一种MEMS惯性芯片,包括ASIC晶圆和MEMS惯性器件,其特征在于:还包括TEC,所述TEC、所述ASIC晶圆以及所述MEMS惯性器件依次叠层设置,所述MEMS惯性器件包括盖体和活动单元,所述ASIC晶圆和所述盖体配合密封所述活动单元。
2.如权利要求1所述的MEMS惯性芯片,其特征在于:所述ASIC晶圆上设有若干信号引出端,所述MEMS惯性器件与所述ASIC晶圆上的至少部分所述信号引出端键合。
3.如权利要求1所述的MEMS惯性芯片,其特征在于:所述TEC和所述ASIC晶圆内均具有信号引出通孔,所述信号引出通孔中填充有金属,所述TEC的信号引出通孔与所述ASIC晶圆的信号引出通孔对位设置,且所述TEC的信号引出通孔中的金属与其对应的所述ASIC晶圆的信号引出通孔中的金属键合。
4.如权利要求1所述的MEMS惯性芯片,其特征在于:所述TEC中设有一层或多层PN结,每层所述PN结具有P型掺杂层和多个N型掺杂点;其中P型掺杂层上具有多个所述N型掺杂点,各所述N型掺杂点间隔设置。
5.如权利要求1所述的MEMS惯性芯片,其特征在于:
6.如权利要求1所述的MEMS惯性芯片,其特征在于:所述ASIC晶圆上敷设有绝缘层,所述绝缘层中设有与所述ASIC晶圆电连接的若干金属层,各所述金属层间隔设置,所述信号引出端位于所述金属层上。
7.如权利要求1所述的MEMS惯性芯片,其特征在于:所述盖体通过绝缘件设于所述活动单元上;或者所述盖体的边沿延伸至所述ASIC晶圆的绝缘部位上。
8.一种MEMS惯性芯片的制备方法,其特征在于,包括如下步骤:
9.如权利要求8所述的MEMS惯性芯片的制备方法,其特征在于,所述TEC的制备方法为:
10.如权利要求8所述的MEMS惯性芯片的制备方法,其特征在于,所述TEC的制备方法为:
...【技术特征摘要】
1.一种mems惯性芯片,包括asic晶圆和mems惯性器件,其特征在于:还包括tec,所述tec、所述asic晶圆以及所述mems惯性器件依次叠层设置,所述mems惯性器件包括盖体和活动单元,所述asic晶圆和所述盖体配合密封所述活动单元。
2.如权利要求1所述的mems惯性芯片,其特征在于:所述asic晶圆上设有若干信号引出端,所述mems惯性器件与所述asic晶圆上的至少部分所述信号引出端键合。
3.如权利要求1所述的mems惯性芯片,其特征在于:所述tec和所述asic晶圆内均具有信号引出通孔,所述信号引出通孔中填充有金属,所述tec的信号引出通孔与所述asic晶圆的信号引出通孔对位设置,且所述tec的信号引出通孔中的金属与其对应的所述asic晶圆的信号引出通孔中的金属键合。
4.如权利要求1所述的mems惯性芯片,其特征在于:所述tec中设有一层或多层pn结,每层所述pn结具有p型掺杂层和多个n型掺杂点;其中p型掺杂层上...
【专利技术属性】
技术研发人员:黄晟,魏晓莉,蔡光艳,吴国璋,罗戴钟,丁铮,蔡喜元,刘玉,
申请(专利权)人:武汉衡惯科技发展有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。