【技术实现步骤摘要】
本专利技术涉及数字存算，尤其一种基于sram的存内乘累加计算装置以及方法。
技术介绍
1、传统计算机体系结构基于冯诺依曼架构，这是一种计算与存储分离的设计。但随着人工智能技术的飞速发展，神经网络在诸多领域获得了广泛应用，神经网络计算量庞大，传统的冯诺依曼架构在计算时需要频繁地在存储器和处理器之间传输数据，导致大部分能量消耗在数据搬运过程中，真正用于计算的能量占比极小，严重影响了整体能效。此外，处理器与存储器的发展速度存在显著差距，形成了“存储墙”和“功耗墙”效应，即冯诺依曼瓶颈。
2、在此背景下，存算一体架构应运而生。该架构将存储单元和计算单元集成在一起，有效减少数据传输，显著提升了能效和数据吞吐量，从而突破了冯诺依曼瓶颈。存算一体架构可以进一步分为模拟存算与数字存算。在模拟存算架构中，信息以连续的电压或电流形式存储，并直接用于执行计算任务，这种架构易受pvt(工艺、温度、电压)等因素的影响，精度相对较难保证。数字存算架构基于传统的数字逻辑电路设计，使用数字信号(即0和1的离散状态)进行计算，不易受到外界干扰，具有更高的精度。
3、但是，现有数字存算架构也有其存在的问题，现有数字存算架构需要加法树完成累加运算，加法器树的功耗是cim(computing in memory，存内计算)宏功耗的主要部分，大量的累加运算往往带来较高的面积和功耗开销，进而造成cim宏的能效降低。而在加法树电路中，第一级加法器的面积和功耗开销通常占据整个加法树电路的大部分，这是因为第一级加法器的数量最多，处理所有输入数据的初始并行
4、另外，传统的sram存内计算单元一般为外部输入与sram单元中存储的权重进行与运算或者同或运算以达到乘法的目的，此乘法结果为单比特数据。大部分神经网络在训练与推理时会运用矩阵运算，矩阵运算中会产生大量的乘累加计算，多组输入与多组权重相乘后会产生多个单比特的乘法结果，相同权重的多个乘法结果需要累加运算，这样的累加计算一般会直接采用加法树电路进行累加运算。
技术实现思路
1、专利技术目的：本专利技术提供一种基于sram的存内乘累加计算装置以及方法，旨在解决现有技术中，数字存算架构存在的加法器树的面积和功耗过高，以及需要独立的乘法单元执行乘法计算的技术问题。
2、技术方案：本专利技术提供一种基于sram的存内乘累加计算装置，包括：bll位线、blr位线、第一sram位单元、第二sram位单元、第一传输门电路、第二传输门电路、进位输出端口和求和输出端口，其中：所述第一传输门电路，包括第一nmos管、第一pmos管和第一输入端口，第一nmos管的源极连接第一pmos管的源极，两源极的连接点作为第一输入端口，第一nmos管的漏极连接第一pmos管的漏极，第一nmos管的栅极连接第一sram位单元的q节点，第一pmos管的栅极连接第一sram位单元的qb节点；所述第二传输门电路，包括第二nmos管、第二pmos管和第二输入端口，第二nmos管的源极连接第二pmos管的源极，两源极的连接点作为第二输入端口，第二nmos管的漏极连接第二pmos管的漏极，第二nmos管的栅极连接第二sram位单元的q节点，第二pmos管的栅极连接第二sram位单元的qb节点；所述bll位线与第一传输门电路之间设置有第三mos管，第三mos管的栅极与第一nmos管的漏极连接，第三mos管的另两极分别与bll位线和地连接；所述bll位线与第二传输门电路之间设置有第四mos管，第四mos管的栅极与第二nmos管的漏极连接，第四mos管的另两极分别与bll位线和地连接；所述blr位线与第一传输门电路之间设置有第五mos管，所述blr位线与第二传输门电路之间设置有第六mos管；第五mos管的栅极与第一pmos管的漏极连接，第五mos管的另两极分别与blr位线和第六mos管连接；第六mos管的栅极与第二pmos管的漏极连接，第六mos管的另两极分别与第五mos管和地连接；所述blr位线与进位输出端口之间设置有非门，非门输出端与进位输出端口连接；所述非门的输出端与求和输出端口之间设置有或非门，或非门输入端分别与非门输出端和bll位线连接。
3、具体的，所述第一sram位单元和所述第二sram位单元，均为6t sram位单元。
4、具体的，所述6t sram位单元包括第一反相器和第二反相器，其中，q节点为第一反相器的输出，qb节点为第二反相器的输出；q节点和qb节点的电平高低相反。
5、具体的，还包括预充电电路，所述预充电电路包括设置在所述bll位线和所述blr位线之间的mos管，mos管的栅极用于接收预充电信号，mos管的另两极分别与bll位线和blr位线连接。
6、具体的，还包括预充电电路，所述预充电电路包括与bll位线对应的第一预充电mos管，和与blr位线对应的第二预充电mos管，其中，第一预充电mos管的栅极用于接收预充电信号，第一预充电mos管的另两极分别与bll位线和电源连接；第二预充电mos管的栅极用于接收预充电信号，第二预充电mos管的另两极分别与blr位线和电源连接。
7、具体的，第三mos管、第四mos管、第五mos管和第六mos管均为nmos管，第三mos管的源极接地，第三mos管的漏极与bll位线连接；第四mos管的源极接地，第四mos管的漏极与bll位线连接；第五mos管的漏极与blr位线连接；第六mos管的源极接地，第六mos管的漏极与第五mos管的源极连接。
8、本专利技术还提供一种基于sram的存内乘累加计算方法，应用本专利技术提供的基于sram的存内乘累加计算装置，包括：对bll位线和blr位线充电至高电平；输入包括第一输入信号和第二输入信号的信号组合，其中，第一传输门电路的第一输入端口接收第一输入信号，第二传输门电路的第二输入端口接收第二输入信号；根据写入的权重数据确定所述信号组合对应的权重，第一sram位单元基于权重控制q节点的电平高低，第二sram位单元基于权重控制q节点的电平高低；获得进位输出端口输出的进位信号，以及求和输出端口输出的求和信号。
9、具体的，根据写入的权重数据确定所述信号组合对应的权重，之前包括：在存储模式下对sram阵列进行写操作，将权重数据写入对应的sram阵列。
10、具体的，第一sram位单元的q节点为高电平，第一输入信号为高电平时，第三mos管导通，bll位线通过第三mos管对地放电至低电平；第二sram位单元的q节点为高电平，第本文档来自技高网...
【技术保护点】
1.一种基于SRAM的存内乘累加计算装置，其特征在于，包括：BLL位线、BLR位线、第一SRAM位单元、第二SRAM位单元、第一传输门电路、第二传输门电路、进位输出端口和求和输出端口，其中：
2.根据权利要求1所述的基于SRAM的存内乘累加计算装置，其特征在于，所述第一SRAM位单元和所述第二SRAM位单元，均为6T SRAM位单元。
3.根据权利要求2所述的基于SRAM的存内乘累加计算装置，其特征在于，所述6T SRAM位单元包括第一反相器和第二反相器，其中，Q节点为第一反相器的输出，QB节点为第二反相器的输出；Q节点和QB节点的电平高低相反。
4.根据权利要求1所述的基于SRAM的存内乘累加计算装置，其特征在于，还包括预充电电路，所述预充电电路包括设置在所述BLL位线和所述BLR位线之间的MOS管，MOS管的栅极用于接收预充电信号，MOS管的另两极分别与BLL位线和BLR位线连接。
5.根据权利要求1所述的基于SRAM的存内乘累加计算装置，其特征在于，还包括预充电电路，所述预充电电路包括与BLL位线对应的第一预充电MOS管，和与
6.根据权利要求1所述的基于SRAM的存内乘累加计算装置，其特征在于，第三MOS管、第四MOS管、第五MOS管和第六MOS管均为NMOS管，第三MOS管的源极接地，第三MOS管的漏极与BLL位线连接；第四MOS管的源极接地，第四MOS管的漏极与BLL位线连接；第五MOS管的漏极与BLR位线连接；第六MOS管的源极接地，第六MOS管的漏极与第五MOS管的源极连接。
7.一种基于SRAM的存内乘累加计算方法，其特征在于，应用根据权利要求1至6任一项所述的基于SRAM的存内乘累加计算装置，包括：
8.根据权利要求7所述的基于SRAM的存内乘累加计算方法，其特征在于，所述根据写入的权重数据确定所述信号组合对应的权重，之前包括：
9.根据权利要求7所述的基于SRAM的存内乘累加计算方法，其特征在于，所述第一SRAM位单元基于权重控制Q节点的电平高低，第二SRAM位单元基于权重控制Q节点的电平高低，包括：
10.根据权利要求7所述的基于SRAM的存内乘累加计算方法，其特征在于，所述第一SRAM位单元基于权重控制Q节点的电平高低，第二SRAM位单元基于权重控制Q节点的电平高低，包括：
...【技术特征摘要】
1.一种基于sram的存内乘累加计算装置，其特征在于，包括：bll位线、blr位线、第一sram位单元、第二sram位单元、第一传输门电路、第二传输门电路、进位输出端口和求和输出端口，其中：
2.根据权利要求1所述的基于sram的存内乘累加计算装置，其特征在于，所述第一sram位单元和所述第二sram位单元，均为6t sram位单元。
3.根据权利要求2所述的基于sram的存内乘累加计算装置，其特征在于，所述6t sram位单元包括第一反相器和第二反相器，其中，q节点为第一反相器的输出，qb节点为第二反相器的输出；q节点和qb节点的电平高低相反。
4.根据权利要求1所述的基于sram的存内乘累加计算装置，其特征在于，还包括预充电电路，所述预充电电路包括设置在所述bll位线和所述blr位线之间的mos管，mos管的栅极用于接收预充电信号，mos管的另两极分别与bll位线和blr位线连接。
5.根据权利要求1所述的基于sram的存内乘累加计算装置，其特征在于，还包括预充电电路，所述预充电电路包括与bll位线对应的第一预充电mos管，和与blr位线对应的第二预充电mos管，其中，第一预充电mos管的栅极用于接收预充电信号，第一预充电mos管的另两极分别与bll位线和电源连接；第二预...
【专利技术属性】
技术研发人员：游恒，詹子骁，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。