【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种伪随机序列产生电路和地址采样电路。
技术介绍
1、线性反馈移位寄存器(linear feedback shift register，lfsr)是产生序列的常用设备，lfsr的应用包括生成伪随机数、伪随机噪声序列、快速数字计数器等。因为lfsr的运算是确定性的，所以lfsr输出的伪随机序列的取值是一个重复的循环，从之前的已知序列能够轻易推测出下一个序列，导致序列的随机度不够。
技术实现思路
1、第一方面，本公开实施例提供了一种伪随机序列产生电路，包括初始序列生成电路、时钟生成电路和目标序列生成电路，所述初始序列生成电路、所述时钟生成电路均与所述目标序列生成电路连接；其中：
2、所述初始序列生成电路，用于产生初始伪随机序列；
3、所述时钟生成电路，用于产生目标时钟信号，且所述目标时钟信号中不同脉冲的脉冲宽度不同；
4、所述目标序列生成电路，用于接收所述初始伪随机序列和所述目标时钟信号，根据所述目标时钟信号对所述初始伪随机序列进行采样处理，生成目标伪随机序列；
5、其中，所述初始伪随机序列包括n位初始数据，所述目标伪随机序列包括n位目标数据，n为大于1的整数。
6、在一些实施例中，所述时钟生成电路包括初始时钟生成电路、序列循环电路和时钟选择电路；其中：
7、所述初始时钟生成电路，用于接收预设时钟信号和所述n位初始数据中的至少一位初始数据，根据所述预设时钟信号和所述至少一位初始数据进行逻辑
8、所述序列循环电路，用于根据所述初始伪随机序列进行逻辑处理，生成周期循环信号；其中，在所述初始伪随机序列中各初始数据的电平状态为预设电平状态时，所述周期循环信号的电平状态发生翻转；
9、所述时钟选择电路，用于接收所述初始时钟信号和所述周期循环信号，根据所述初始时钟信号和所述周期循环信号进行逻辑处理，生成所述目标时钟信号；其中，在所述周期循环信号处于第一电平状态的情况下，所述目标时钟信号的电平状态与所述初始时钟信号相同，在所述周期循环信号处于第二电平状态的情况下，所述目标时钟信号的电平状态与所述初始时钟信号相反。
10、在一些实施例中，所述初始时钟生成电路包括时钟生成子电路和脉冲调整电路，所述时钟生成子电路和所述脉冲调整电路连接，所述至少一位初始数据包括第一初始数据和第二初始数据，其中：
11、所述时钟生成子电路，用于接收所述预设时钟信号，对所述预设时钟信号进行延时处理，生成延时时钟信号；对所述预设时钟信号和所述延时时钟信号进行与非逻辑处理，生成预设方波信号；
12、所述脉冲调整电路，用于接收所述预设方波信号、所述第一初始数据和所述第二初始数据，对所述预设方波信号进行延时处理，生成延时方波信号；以及对所述第一初始数据和所述预设方波信号进行与逻辑处理，生成第一时钟信号，对所述第二初始数据和所述延时方波信号进行与逻辑处理，生成第二时钟信号；以及对所述第一时钟信号和所述第二时钟信号进行或逻辑处理，生成所述初始时钟信号。
13、在一些实施例中，所述序列循环电路包括标志信号生成电路和翻转控制电路，其中：
14、所述标志信号生成电路，用于根据所述初始伪随机序列生成翻转标志信号；其中，在所述初始伪随机序列中各初始数据的电平状态为所述预设电平状态时，所述翻转标志信号处于使能状态；
15、所述翻转控制电路，用于接收所述翻转标志信号，根据所述翻转标志信号，生成所述周期循环信号；其中，在所述翻转标志信号处于使能状态的情况下，所述周期循环信号的电平状态发生翻转。
16、在一些实施例中，所述标志信号生成电路包括序列处理电路、第二或门、第三延时单元和第二与非门，其中：
17、所述序列处理电路，用于根据所述初始伪随机序列生成至少一个逻辑信号；其中，在所述初始伪随机序列中各初始数据的电平状态为所述预设电平状态时，所述至少一个逻辑信号的电平状态均为第二电平状态；
18、所述第二或门与所述序列处理电路连接，所述第二或门的输入端用于接收所述至少一个逻辑信号；所述第二或门的输出端分别与所述第三延时单元的输入端以及所述第二与非门的第二输入端连接；所述第三延时单元的输出端与所述第二与非门的第一输入端连接；所述第二与非门的输出端用于输出所述翻转标志信号。
19、在一些实施例中，所述翻转控制电路包括主从jk触发器，其中：
20、所述主从jk触发器的时钟端用于接收所述翻转标志信号，所述主从jk触发器的j端用于接收置位信号，所述主从jk触发器的k端用于接收复位信号，所述主从jk触发器的输出端用于输出所述周期循环信号。
21、在一些实施例中，所述目标序列生成电路包括锁存电路，其中：
22、所述锁存电路，用于接收所述初始伪随机序列和所述目标时钟信号，根据所述目标时钟信号或者所述目标时钟信号的反相信号对所述初始伪随机序列进行采样处理，生成所述目标伪随机序列。
23、在一些实施例中，所述目标序列生成电路包括锁存电路和第一采样电路，所述第一采样电路与所述锁存电路连接；其中：
24、所述锁存电路，用于接收所述初始伪随机序列和所述目标时钟信号，根据所述目标时钟信号或者所述目标时钟信号的反相信号对所述初始伪随机序列进行采样处理，生成第一目标伪随机序列；
25、所述第一采样电路，用于接收预设时钟信号和所述第一目标伪随机序列，根据所述预设时钟信号或者预设时钟信号的反相信号对所述第一目标伪随机序列进行采样处理，生成所述目标伪随机序列。
26、在一些实施例中，所述初始序列生成电路包括n级线性反馈移位寄存器；其中，每间隔预设循环周期，所述n级线性反馈移位寄存器输出的初始伪随机序列中各初始数据的电平状态为预设电平状态。
27、第二方面，本公开实施例提供了一种地址采样电路，包括如第一方面任一项所述的伪随机序列产生电路、计数电路、比较电路和第二采样电路，其中：
28、所述伪随机序列产生电路，用于生成所述目标伪随机序列；
29、所述计数电路，用于对命令信号进行计数，生成计数序列信号；
30、所述比较电路，用于将所述计数序列信号与所述目标伪随机序列进行比较，生成比较信号；
31、所述第二采样电路，用于根据所述比较信号对地址信号进行采样，生成目标地址信号。
32、本公开实施例提供了一种伪随机序列产生电路和地址采样电路，该伪随机序列产生电路包括：初始序列生成电路，用于产生初始伪随机序列；时钟生成电路，用于产生目标时钟信号，且目标时钟信号中不同脉冲的脉冲宽度不同；目标序列生成电路，用于接收初始伪随机序列和目标时钟信号，根据目标时钟信号对初始伪随机序列进行采样处理，生成目标伪随机序列；其中，初始伪随机序列包括n位初始数本文档来自技高网...
【技术保护点】
1.一种伪随机序列产生电路，其特征在于，包括初始序列生成电路、时钟生成电路和目标序列生成电路，所述初始序列生成电路、所述时钟生成电路均与所述目标序列生成电路连接；其中：
2.根据权利要求1所述的伪随机序列产生电路，其特征在于，所述时钟生成电路包括初始时钟生成电路、序列循环电路和时钟选择电路；其中：
3.根据权利要求2所述的伪随机序列产生电路，其特征在于，所述初始时钟生成电路包括时钟生成子电路和脉冲调整电路，所述时钟生成子电路和所述脉冲调整电路连接，所述至少一位初始数据包括第一初始数据和第二初始数据，其中：
4.根据权利要求2所述的伪随机序列产生电路，其特征在于，所述序列循环电路包括标志信号生成电路和翻转控制电路，其中：
5.根据权利要求4所述的伪随机序列产生电路，其特征在于，所述标志信号生成电路包括序列处理电路、第二或门、第三延时单元和第二与非门，其中：
6.根据权利要求4所述的伪随机序列产生电路，其特征在于，所述翻转控制电路包括主从JK触发器，其中：
7.根据权利要求1所述的伪随机序列产生电路，其特征在于，
8.根据权利要求1所述的伪随机序列产生电路，其特征在于，所述目标序列生成电路包括锁存电路和第一采样电路，所述第一采样电路与所述锁存电路连接；其中：
9.根据权利要求1至8任一项所述的伪随机序列产生电路，其特征在于，所述初始序列生成电路包括N级线性反馈移位寄存器；其中，每间隔预设循环周期，所述N级线性反馈移位寄存器输出的初始伪随机序列中各初始数据的电平状态为预设电平状态。
10.一种地址采样电路，其特征在于，包括如权利要求1至9任一项所述的伪随机序列产生电路、计数电路、比较电路和第二采样电路，其中：
...【技术特征摘要】
1.一种伪随机序列产生电路，其特征在于，包括初始序列生成电路、时钟生成电路和目标序列生成电路，所述初始序列生成电路、所述时钟生成电路均与所述目标序列生成电路连接；其中：
2.根据权利要求1所述的伪随机序列产生电路，其特征在于，所述时钟生成电路包括初始时钟生成电路、序列循环电路和时钟选择电路；其中：
3.根据权利要求2所述的伪随机序列产生电路，其特征在于，所述初始时钟生成电路包括时钟生成子电路和脉冲调整电路，所述时钟生成子电路和所述脉冲调整电路连接，所述至少一位初始数据包括第一初始数据和第二初始数据，其中：
4.根据权利要求2所述的伪随机序列产生电路，其特征在于，所述序列循环电路包括标志信号生成电路和翻转控制电路，其中：
5.根据权利要求4所述的伪随机序列产生电路，其特征在于，所述标志信号生成电路包括序列处理电路、第二或门、第三延时...
【专利技术属性】
技术研发人员：徐睿，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。