【技术实现步骤摘要】
本申请涉及半导体，特别涉及一种屏蔽栅沟槽器件及其制备方法。
技术介绍
1、屏蔽栅器件是指器件体区设置有屏蔽栅极的半导体器件，如sgt mosfe(shieldedgate trench metal-oxide-semiconductor field-effect transistor，屏蔽栅沟槽金属氧化物半导体场效应晶体管)等。屏蔽栅极能够在体区引入横向电场以辅助漂移区耗尽，但在沟槽深度方向上呈现出的横向电场存在中部场强低底部场强高的分布特点(参考图1)，器件耐压性能不高且不稳定。相关技术为解决上述问题，采用渐变掺杂浓度的epi(外延层，epitaxial layer)，或在沟槽内壁采用复合材料层的场氧层以利用其腐蚀速率差异形成阶梯场板，拉高中部场强，改善中部场强低的问题。但前一种方式的场强分布改善效果差且影响屏蔽栅沟槽的刻蚀，导致沟槽尺寸不可控等问题，后一种方式仅适用于高压厚场板的器件中，无法适配于场氧需求较薄的中低压器件。
技术实现思路
1、为解决上述技术问题，本申请于一方面公开了一种屏蔽栅沟槽器件的制备方法，其包括：
2、提供衬底，所述衬底包括外延层、位于所述外延层中的第一沟槽、以及覆盖所述外延层的至少部分表面和所述第一沟槽内壁的第一氧化层；
3、形成填充所述第一沟槽的多晶硅结构，沿所述第一沟槽的槽底至顶端的方向，所述多晶硅结构的掺杂浓度呈渐进式递减；
4、对所述多晶硅结构进行回刻处理，形成第二沟槽，所述第二沟槽的多晶硅内壁覆盖所述第一沟槽
5、基于氧化处理使所述第二沟槽的多晶硅内壁形成第二氧化层，沿所述第一沟槽的槽底至顶端的方向，所述第二氧化层的厚度呈渐进式递减。
6、一示例的实施方式中，沿所述第一沟槽的槽底至顶端的方向，所述多晶硅结构的掺杂浓度呈阶梯递减，所述第二氧化层的厚度呈阶梯递减；或者，
7、沿所述第一沟槽的槽底至顶端的方向，所述多晶硅结构的掺杂浓度呈渐变递减，所述第二氧化层的厚度呈渐变递减。
8、一示例的实施方式中，所述多晶硅结构包括多层沿所述第一沟槽的深度方向依次层叠的多晶硅层，各所述多晶硅层的掺杂浓度呈渐进式变化；所述形成填充所述第一沟槽的多晶硅结构包括：
9、于所述第一沟槽中，重复执行多次掺杂多晶硅淀积处理和多晶硅回刻处理，形成所述多层多晶硅层，且在时序上各次掺杂多晶硅淀积的步骤中采用的掺杂元素气体的气流量渐进式降低。
10、一示例的实施方式中，各所述多晶硅层的掺杂浓度和厚度是基于所述屏蔽栅器件对应的仿真结构设计数据确定的，所述仿真结构设计数据是基于所述屏蔽栅器件中体区的预设电场分布生成的，所述预设电场分布用于指示沿所述第一沟槽的深度方向上体区横向电场的期望强度分布。
11、一示例的实施方式中，所述第二沟槽的多晶硅内壁的氧化处理采用湿氧热氧化工艺。
12、一示例的实施方式中，所述提供衬底包括：
13、提供初始衬底，所述初始衬底包括基底层和位于基底层一侧的外延层；
14、对所述外延层进行沟槽刻蚀，以形成所述第一沟槽；
15、通过氧化膜淀积形成顺形覆盖所述外延层的至少部分表面和所述第一沟槽内壁的所述第一氧化层。
16、一示例的实施方式中，所述对所述多晶硅结构进行回刻处理，形成第二沟槽包括：
17、对所述多晶硅结构进行研磨，至暴露所述外延层表面的第一氧化层；
18、于所述第一氧化层和所述多晶硅结构上形成掩膜层，以遮挡所述第一氧化层、以及所述多晶硅结构表面与所述多晶硅侧壁对位的区域，并暴露所述多晶硅结构表面与所述第二沟槽对位的区域；
19、对具有掩膜层的衬底进行干法刻蚀处理并去除所述掩膜层，形成所述第二沟槽。
20、一示例的实施方式中，所述刻蚀处理的工艺参数是基于仿真结构设计数据对应的预设刻蚀倾角和所述第二沟槽内壁的预设底部厚度确定的，所述预设刻蚀倾角与所述第二氧化层侧壁的变化梯度负相关，所述预设刻蚀倾角是指所述第二沟槽的侧壁与所述基底的表面间的夹角，为所述第二沟槽的侧壁与所述第二沟槽的底壁间夹角的余角。
21、一示例的实施方式中，在所述基于氧化处理使所述第二沟槽的多晶硅内壁形成第二氧化层之后，所述制备方法还包括；
22、于所述第二沟槽中形成与所述第二氧化层顺形的所述屏蔽栅结构，沿所述第二沟槽的槽底至顶端的方向，所述屏蔽栅结构的宽度呈渐进式递增。
23、本申请于另一方面还公开了一种屏蔽栅沟槽器件，其是基于上述的制备方法制备得到的。
24、一示例的实施方式中，所述屏蔽栅沟槽器件包括：
25、衬底，包括外延层、位于所述外延层中的第一沟槽；
26、第一氧化层，覆盖所述外延层的至少部分表面和第一沟槽内壁；
27、场氧层，设置于所述第一沟槽内壁，所述场氧层围设形成第二沟槽，沿所述第一沟槽的槽底至顶端的方向，所述场氧层的厚度呈渐进式递减。
28、一示例的实施方式中，沿所述第一沟槽的槽底至顶端的方向，所述场氧层的厚度呈阶梯递减；或者，沿所述第一沟槽的槽底至顶端的方向，所述场氧层的厚度呈渐变递减。
29、本申请于另一方面还公开了一种集成电路，所述集成电路包括上述的屏蔽栅沟槽器件。
30、本申请于另一方面还公开了一种电子装置，其包括上述的屏蔽栅沟槽器件。
31、基于上述技术方案，本申请具有以下有益效果：
32、本申请于外延层的第一沟槽中形成填充的多晶硅结构，且沿第一沟槽的槽底至顶端，多晶硅结构的掺杂浓度呈渐进式递减，形成用于形成场氧的预结构，然后对多晶硅结构进行回刻处理，形成第二沟槽，以得到具有浓度变化的沟槽内壁，进而基于氧化处理使多晶硅内壁氧化而形成第二氧化层，由于掺杂浓度的变化，第二氧化层的厚度也随之变化，进而与第一氧化层接合形成厚度自槽底至顶端渐进式变化的场氧层，实现第二沟槽中屏蔽栅结构宽度的自由调控，以显著优化体区中部场强低的问题，使得体区的场强积分面积趋于最大化，有效提升器件的耐压性能；并且，在第二氧化层的制备过程中，仅需一次热氧化处理，热预算小且避免衬底中的掺杂杂质的反扩问题，避免降低器件耐压性能；此外，通过沟槽中多晶硅结构的掺杂浓度调制可实现场氧层厚度尺寸和厚度变化的自由调控，不会限制场氧厚度，结构制备的自由度高，能够适配于各种电压需求的耐压器件。
本文档来自技高网...【技术保护点】
1.一种屏蔽栅沟槽器件的制备方法，其特征在于，包括：
2.根据权利要求1所述的制备方法，其特征在于，沿所述第一沟槽的槽底至顶端的方向，所述多晶硅结构的掺杂浓度呈阶梯递减，所述第二氧化层的厚度呈阶梯递减；或者，
3.根据权利要求1所述的制备方法，其特征在于，所述多晶硅结构包括多层沿所述第一沟槽的深度方向依次层叠的多晶硅层，各所述多晶硅层的掺杂浓度呈渐进式变化；所述形成填充所述第一沟槽的多晶硅结构包括：
4.根据权利要求3所述的制备方法，其特征在于，各所述多晶硅层的掺杂浓度和厚度是基于所述屏蔽栅器件对应的仿真结构设计数据确定的，所述仿真结构设计数据是基于所述屏蔽栅器件中体区的预设电场分布生成的，所述预设电场分布用于指示沿所述第一沟槽的深度方向上体区横向电场的期望强度分布。
5.根据权利要求1所述的制备方法，其特征在于，所述第二沟槽的多晶硅内壁的氧化处理采用湿氧热氧化工艺。
6.根据权利要求1-5中任一项所述的制备方法，其特征在于，所述提供衬底包括：
7.根据权利要求1-5中任一项所述的制备方法，其特征在于，所述对
8.根据权利要求7所述的制备方法，其特征在于，所述刻蚀处理的工艺参数是基于仿真结构设计数据对应的预设刻蚀倾角和所述第二沟槽内壁的预设底部厚度确定的，所述预设刻蚀倾角与所述第二氧化层侧壁的变化梯度负相关，所述预设刻蚀倾角是指所述第二沟槽的侧壁与所述基底的表面间的夹角，为所述第二沟槽的侧壁与所述第二沟槽的底壁间夹角的余角。
9.根据权利要求1-5中任一项所述的制备方法，其特征在于，在所述基于氧化处理使所述第二沟槽的多晶硅内壁形成第二氧化层之后，所述制备方法还包括；
10.一种屏蔽栅沟槽器件，其特征在于，所述屏蔽栅沟槽器件是基于如权利要求1-9中任一项所述的制备方法制备得到的。
11.根据权利要求10所述的屏蔽栅沟槽器件，其特征在于，所述屏蔽栅沟槽器件包括：
...【技术特征摘要】
1.一种屏蔽栅沟槽器件的制备方法，其特征在于，包括：
2.根据权利要求1所述的制备方法，其特征在于，沿所述第一沟槽的槽底至顶端的方向，所述多晶硅结构的掺杂浓度呈阶梯递减，所述第二氧化层的厚度呈阶梯递减；或者，
3.根据权利要求1所述的制备方法，其特征在于，所述多晶硅结构包括多层沿所述第一沟槽的深度方向依次层叠的多晶硅层，各所述多晶硅层的掺杂浓度呈渐进式变化；所述形成填充所述第一沟槽的多晶硅结构包括：
4.根据权利要求3所述的制备方法，其特征在于，各所述多晶硅层的掺杂浓度和厚度是基于所述屏蔽栅器件对应的仿真结构设计数据确定的，所述仿真结构设计数据是基于所述屏蔽栅器件中体区的预设电场分布生成的，所述预设电场分布用于指示沿所述第一沟槽的深度方向上体区横向电场的期望强度分布。
5.根据权利要求1所述的制备方法，其特征在于，所述第二沟槽的多晶硅内壁的氧化处理采用湿氧热氧化工艺。
6.根据权利要求1-5中任一项所述的...
【专利技术属性】
技术研发人员：兰总金，陈国帅，李秀柱，刘瑜，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。