【技术实现步骤摘要】
本专利技术涉及模拟集成电路，特别涉及一种熔丝型可编程电路。
技术介绍
1、集成电路由于受到制造工艺波动和封装压力的影响，常常需要在生产和封装之后通过单次可编程电路存储的数据进行校准。
2、现有技术中，基于多晶硅熔丝的单次可编程电路作为易于cmos工艺实现，可封装后进行编程的低功耗修调技术，被广泛应用于高精度模拟集成电路。基于多晶硅熔丝的单次可编程电路的工作原理包括：外部控制信号输入，输入信号经由电路内部的触发模块处理，生成一个用于熔断多晶硅熔丝的触发脉冲；锁存器接收到触发脉冲后，输出一个高电平的熔断信号；时序控制模块接收到熔断信号，结合内部时钟信号，控制熔断信号的输出时间，使熔丝熔断。
3、上述现有技术存在的缺陷是：在输出高电平的熔断信号时，需要将熔丝状态转换为最终输出的高电平，增加电路的处理时间，加大了静态功耗。
技术实现思路
1、基于此，有必要针对上述技术问题，提供一种熔丝型可编程电路。
2、本专利技术实施例提供一种熔丝型可编程电路，包括：熔丝读出和烧写电路与试写和熔丝数据锁存电路；
3、熔丝读出和烧写电路包括：熔丝f1、第四n型mos管mn4、第五n型mos管mn5、第六n型mos管mn6、第一p型mos管mp1、第二p型mos管mp2和第三p型mos管mp3；
4、第五n型mos管mn5的栅极和第六n型mos管mn6的栅极连接所述输入端口en_read；第三p型mos管mp3的栅极连接所述输入端口第三p型mos管m
5、试写和熔丝数据锁存电路包括：第八n型mos管mn8、第九n型mos管mn9、第十n型mos管mn10、第十一n型mos管mn11、第十二n型mos管mn12、第十三n型mos管mn13、第十四n型mos管mn14、第四p型mos管mp4和第五p型mos管mp5；
6、第八n型mos管mn8的栅极连接输出端口df，第十一n型mos管mn11的栅极连接输出端口df；第十三n型mos管mn13的栅极和第十四n型mos管mn14的栅极连接输入端口en_read；第九n型mos管mn9的栅极、第十n型mos管mn10的漏极、第十四n型mos管mn14的漏极、第四p型mos管mp4的栅极、第五p型mos管mp5的漏极和第十二n型mos管mn12的漏极连接输出端口dout；
7、电源端上电时，输入端口en_read和输入端口出现一个窄的高电平脉冲信号，第四n型mos管mn4、第五n型mos管mn5、第六n型mos管mn6、第一p型mos管mp1、第二p型mos管mp2和第三p型mos管mp3被使能，熔丝读出和烧写电路输出熔丝f1对应的值；输出数据通过输出端口df和输出端口进入试写和熔丝数据锁存电路，输入端口en_read和输入端口的脉冲信号结束后，输出数据通过第八n型mos管mn8和第十一n型mos管mn11被锁存在第四p型mos管mp4、第五p型mos管mp5、第九n型mos管mn9和第十n型mos管mn10组成的锁存器。
8、可选地，第四n型mos管mn4的漏极连接第六n型mos管mn6的源极，第四n型mos管mn4的源极接地。
9、可选地，熔丝读出和烧写电路还包括第一与门and1、第一n型mos管mn1、第二n型mos管mn2、第三n型mos管mn3；
10、熔丝f1与第三p型mos管mp3的源极连接的一端还连接第一n型mos管mn1的漏极，熔丝f1的另一端、第一p型mos管mp1的源极和第二p型mos管mp2的源极连接电源端；
11、第一与门and1的输入端连接输入端口en_pro和输入端口din，第一与门and1的输出端连接第一n型mos管mn1的栅极；
12、第二n型mos管mn2的栅极连接输入偏置电压vb，第二n型mos管mn2的漏极连接第一p型mos管mp1的栅极、第三p型mos管mp3的漏极和第三n型mos管mn3的栅极；第三n型mos管mn3的漏极连接第五n型mos管mn5的源极。
13、可选地，第一n型mos管mn1的源极接地，第二n型mos管mn2的源极接地，第三n型mos管mn3的源极接地。
14、可选地，第三与门and3的输出端连接第十二n型mos管mn12的栅极，第八n型mos管mn8的漏极连接第十三n型mos管mn13的源极，第十一n型mos管mn11的漏极连接第十四n型mos管mn14的源极。
15、可选地，第八n型mos管mn8的源极、第九n型mos管mn9的源极、第十n型mos管mn10源极、第十一n型mos管mn11的源极和第十二n型mos管mn12的源极接地，第四p型mos管mp4的源极和第五p型mos管mp5的源极连接电源端。
16、可选地，试写和熔丝数据锁存电路还包括第二与门and2、第三与门and3和第七n型mos管mn7；
17、第二与门and2的输入端连接输入端口din和输入端口en_writ，第二与门and2的输出端连接第七n型mos管mn7的栅极；
18、第三与门and3的输入端连接输入端口和输入端口en_writ，第三与门and3的输出端连接第十二n型mos管mn12的栅极；
19、第十三n型mos管mn13的漏极、第九n型mos管mn9的漏极、第十n型mos管mn10的栅极、第四p型mos管mp4的漏极和第五p型mos管mp5的栅极连接第七n型mos管mn7的漏极；第七n型mos管mn7的源极接地。
20、本专利技术实施例提供的上述一种熔丝型可编程电路，与现有技术相比，其有益效果如下：
21、本专利技术在电源端上电后，输入端口en_read和输入端口出现一个窄的高电平脉冲信号，仅需一小段时间就可以读取熔丝状态，减少了电路的处理时间；读取完成后数据被锁存在第八n型mos管mn8和第十一n型mos管mn11被锁存在第四p型mos管mp4、第五p型mos管mp5、第九n型mos管mn9和第十n型mos管mn10组成的锁存器中，读取和锁存过程中的静态电流很小，解决了现有单次可编程电路静态功耗较高的问题。
22、此外，输入端口en_writ的使能为高时，试写和熔丝数据锁存电路中的输出数据通过第七n型mos管mn7和第十二n型mos管mn12改变，通过输出端口dout输出，避免了额外的数字电路，降低静态功耗，
本文档来自技高网...【技术保护点】
1.一种熔丝型可编程电路，其特征在于，包括：熔丝读出和烧写电路与试写和熔丝数据锁存电路；
2.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述第四N型MOS管MN4的漏极连接所述第六N型MOS管MN6的源极，所述第四N型MOS管MN4的源极接地。
3.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述熔丝读出和烧写电路还包括第一与门AND1、第一N型MOS管MN1、第二N型MOS管MN2、第三N型MOS管MN3；
4.如权利要求3所述的一种熔丝型可编程电路，其特征在于，所述第一N型MOS管MN1的源极接地，所述第二N型MOS管MN2的源极接地，所述第三N型MOS管MN3的源极接地。
5.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述第八N型MOS管MN8的漏极连接所述第十三N型MOS管MN13的源极，所述第十一N型MOS管MN11的漏极连接所述第十四N型MOS管MN14的源极。
6.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述第八N型MOS管MN8的源极、所述第九N型MOS管MN9的源
7.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述试写和熔丝数据锁存电路还包括第二与门AND2、第三与门AND3和第七N型MOS管MN7；
...【技术特征摘要】
1.一种熔丝型可编程电路，其特征在于，包括：熔丝读出和烧写电路与试写和熔丝数据锁存电路；
2.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述第四n型mos管mn4的漏极连接所述第六n型mos管mn6的源极，所述第四n型mos管mn4的源极接地。
3.如权利要求1所述的一种熔丝型可编程电路，其特征在于，所述熔丝读出和烧写电路还包括第一与门and1、第一n型mos管mn1、第二n型mos管mn2、第三n型mos管mn3；
4.如权利要求3所述的一种熔丝型可编程电路，其特征在于，所述第一n型mos管mn1的源极接地，所述第二n型mos管mn2的源极接地，所述第三n型mos管mn3的源极接地。
5.如权利要求1所述的一...
【专利技术属性】
技术研发人员：刘瑞，张婧晶，池颖英，李艳波，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。