System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 基板、电子器件和电子设备制造技术_技高网

基板、电子器件和电子设备制造技术

技术编号:44657786 阅读:4 留言:0更新日期:2025-03-17 18:50
本申请实施例公开了一种基板、电子器件和电子设备,涉及电子器件领域,改善了互连结构机械性能不佳的问题。具体方案为:基板包括互连组件、多层布线层和多层介质层。相邻两层该布线层之间设有一层该介质层。该互连组件包括容纳孔和多个导电件,多个该导电件间隔设置,该容纳孔贯穿多层该布线层和多层该介质层;多个该导电件位于该容纳孔内且均与该容纳孔的内壁连接;一个该导电件与两层该布线层电连接使多层布线层互连。在基板上电路设计复杂程度相同的情况下,基板上设置的容纳孔的数量减小。一个容纳孔内有至少两个导电件。进一步减少容纳孔的数量。在基板上较小的区域即可实现较复杂的电路设计,降低布局难度。

【技术实现步骤摘要】

本申请实施例涉及电子器件领域,尤其涉及一种基板、电子器件和电子设备


技术介绍

1、在集成电路领域,器件通过互连线实现信号导通。例如,多个裸芯片之间通过互连线实现互连。例如,印制电路板(printed circuit boards,pcb)上的多个芯片封装结构通过互连线实现连接。随着集成电路集成度的提高,互连线的密度增加,互连线的布局难度增加。


技术实现思路

1、本申请实施例提供一种基板、电子器件和电子设备,可以降低互连线的布局难度。

2、第一方面,本申请实施例提供一种基板。该基板包括互连组件、多层布线层和多层介质层。多层该布线层层叠设置,每相邻两层该布线层之间设有一层该介质层。互连组件包括容纳孔和多个导电件,该容纳孔贯穿多层该布线层和多层该介质层;该多个导电件中的任一个该导电件相对的两端分别与两层该布线层电连接,多个导电件中的至少两个导电件所连接的两层该布线层不完全相同。其中一个容纳孔内有至少两个导电件。因为容纳孔贯穿多层该布线层和多层该介质层。则多个导电件需要开设的孔的数量少。相同面积大小的基板可以设置更多的容纳孔和更多的导电件,可以适用较复杂的电路,降低基板中互连线的布局难度。或者,基板上不设置孔的区域面积较大。不设置孔的区域可以和其他部件连接,使基板更紧凑,增加基板和其他部件布局的可选择性。

3、结合第一方面,在一些可实现的方式中,多个该导电件包括第一导电件,该第一导电件的两端所连接的两层该布线层分别为第一布线层和第二布线层,该第一布线层包括沿该容纳孔的周向间隔设置的多个第一金属线;该第二布线层包括沿该容纳孔的周向间隔设置的多个第二金属线;该第一导电件包括沿该容纳孔的周向间隔设置的多个导电部;多个该第一金属线和多个该第二金属线通过多个该导电部一一对应电连接。由于导电件位于容纳孔内,因此,多个导电部也位于容纳孔内。连接多个第一金属线和多个第二金属线的导电部均位于容纳孔内。与每个导电部位于一个孔内相比。在第一布线层上开设的容纳孔数量减少。第一布线层上不设置容纳孔的区域面积增大。第一布线层上不设置容纳孔的区域可以和需要避让孔的部件连接。增大了第一布线层的集成度。在基板上电路设计复杂程度相同的情况下,基板上设置的容纳孔的数量减小。降低布局难度。另外,第一布线层上开设的容纳孔的数量减少,第一布线层的支撑强度提高,机械性能得到改善。同理,第二布线层的集成度提高,第二布线层的机械性能得到提高。

4、结合第一方面,在一些可实现的方式中,容纳孔在每层介质层和布线层上的投影重合。如此,容纳孔在基板上占用的面积较小,有利于提高基板的集成度。

5、结合第一方面,在一些可实现的方式中,该第一金属线的厚度与该导电部的厚度之差小于或等于10μm。如此,第一金属线的厚度与导电部的厚度之差较小,当电子流经导电部和第一金属线连接位置处时,电子流量变化较小,信号损耗小。

6、结合第一方面,在一些可实现的方式中,该第一金属线向远离该容纳孔的方向延伸,该导电部沿该容纳孔的周向的尺寸与该第一金属线的线宽之差小于或等于50μm。如此,当电子流经导电部和第一金属线连接位置处时,电子流量变化较小,信号损耗小。

7、结合第一方面,在一些可实现的方式中,该第一金属线向远离该容纳孔的方向延伸,该导电部沿该容纳孔的周向的尺寸与该第一金属线的线宽相等;和/或,该导电部沿该容纳孔径向的尺寸与该第一金属线的厚度相等。当电子流经导电部和第一金属线连接位置处时,电子流量变化较小,信号损耗小。

8、该互连组件还包括第一绝缘件,该第一绝缘件设置于该容纳孔内;沿该容纳孔的周向,该第一绝缘件设置于任意相邻两个导电部之间。第一绝缘件可以避免任意相邻两个导电部直接电连接,避免基板短路。

9、结合第一方面,在一些可实现的方式中,该互连组件还包括第二绝缘件,该第二绝缘件设置于任意相邻两个该导电件之间。该第二缘件可以避免一个导电件和另一个导电件直接电连接,避免两个导电件直接电导通而导致基板短路。

10、结合第一方面,在一些可实现的方式中,多个导电件沿该容纳孔的延伸方向间隔设置。一个导电件使相邻两层布线层互连。使多层布线层电连接。

11、结合第一方面,在一些可实现的方式中,该导电件覆盖该容纳孔沿周向的内壁。由此,导电件沿容纳孔周向的尺寸等于容纳孔周向的尺寸。在形成导电件的过程中,导电件可以无差别地覆盖容纳孔沿周向的内壁,导电件的工艺成本较低。

12、结合第一方面,在一些可实现的方式中,至少两个该导电件在参考面上的投影交叠,该参考面与该容纳孔的延伸方向平行,多个该导电件沿该容纳孔的周向间隔设置。由此,容纳孔可以容纳更多数量的导电件,为互连组件复杂的电路设计提供保障。结合第一方面,在一些可实现的方式中,该基板还包括:连接部,该连接部与多层该布线层中最外侧的该布线层电连接。由此,多层布线层中的信号可以通过连接部输出,或者,可以通过连接部将信号传输至多层布线层中。

13、第二方面,本申请实施例提供一种电子器件。电子器件包括元器件和上述第一方面提供的任一种基板,该元器件与该基板的一端电连接。由于基板具有集成度高,且机械性能优良的优点。显然,包括该基板的电子器件也具有集成度高、机械性能优良的特点。

14、结合第二方面,在一些可实现的方式中,该基板为封装基板,该元器件包括至少一个裸芯片。因此,布线复杂程度相等的情况下,封装基板上开设容纳孔的数量少。在封装基板的面积相等的情况下,可以开设更多的容纳孔,以布局更复杂的电路,降低复杂电路的布局难度。

15、结合第二方面,在一些可实现的方式中,该基板为印制电路板,该元器件为由封装基板和至少一个裸芯片封装而成的芯片封装结构。由于一个容纳孔内容纳多个导电件,在印制电路板的面积相等的情况下,可以开设更多的容纳孔,以布局更复杂的电路,降低复杂电路的布局难度。

16、第三方面,提供一种电子设备,电子设备包括外壳和上述第二方面提供的任一种电子器件,该电子器件位于该外壳内。由于前述电子设备可以布局较复杂的电路,降低复杂电路的布局难度。显然,该电子设备可以实现较复杂的电路的功能。

17、第四方面,提供一种基板的制备方法,包括:

18、形成多层布线层和多层介质层,多层所述布线层层叠设置,每相邻两层所述布线层之间设置一层所述介质层;形成贯穿多层所述布线层和多层所述介质层的容纳孔;在所述容纳孔内形成导电层;刻蚀所述导电层形成多个导电件;一个所述导电件相对的两端分别与两层所述布线层电连接,至少两个所述导电件所连接的两层所述布线层不完全相同。

19、结合第四方面,在一些可实现的方式中,该多个导电件包括第一导电件,该第一导电件的两端所连接的两层该布线层分别为第一布线层和第二布线层;该刻蚀该导电层形成多个导电件包括:刻蚀该导电层形成沿该容纳孔的周向间隔设置的多个导电部以得到该第一导电件;其中,该第一布线层包括沿该容纳孔的周向间隔设置的多个第一金属线,该第二布线层包括沿该容纳孔的本文档来自技高网...

【技术保护点】

1.一种基板,其特征在于,所述基板包括:

2.根据权利要求1所述的基板,其特征在于,所述多个导电件包括第一导电件,所述第一导电件的两端所连接的两层所述布线层分别为第一布线层和第二布线层,所述第一布线层包括沿所述容纳孔的周向间隔设置的多个第一金属线,所述第二布线层包括沿所述容纳孔的周向间隔设置的多个第二金属线;所述第一导电件包括沿所述容纳孔的周向间隔设置的多个导电部;多个所述第一金属线和多个所述第二金属线通过多个所述导电部一一对应电连接。

3.根据权利要求2所述的基板,其特征在于,所述第一金属线的厚度与所述导电部的厚度之差小于或等于10μm。

4.根据权利要求2或3所述的基板,其特征在于,所述第一金属线向远离所述容纳孔的方向延伸,所述导电部沿所述容纳孔的周向的尺寸与所述第一金属线的线宽之差小于或等于50μm。

5.根据权利要求2-4任一项所述的基板,其特征在于,所述第一金属线向远离所述容纳孔的方向延伸,所述导电部沿所述容纳孔的周向的尺寸与所述第一金属线的线宽相等;

6.根据权利要求2-5任一项所述的基板,其特征在于,所述互连组件还包括第一绝缘件,所述第一绝缘件设置于所述容纳孔内;沿所述容纳孔的周向,所述第一绝缘件设置于任意相邻两个所述导电部之间。

7.根据权利要求1-6任一项所述的基板,其特征在于,所述互连组件还包括第二绝缘件,所述第二绝缘件设置于任意相邻两个所述导电件之间。

8.根据权利要求1-7任一项所述的基板,其特征在于,多个所述导电件沿所述容纳孔的延伸方向间隔设置。

9.根据权利要求8所述的基板,其特征在于,所述导电件覆盖所述容纳孔沿周向的内壁。

10.根据权利要求1-7任一项所述的基板,其特征在于,至少两个所述导电件在参考面上的投影交叠,所述参考面与所述容纳孔的延伸方向平行,多个所述导电件沿所述容纳孔的周向间隔设置。

11.根据权利要求1-10任一项所述的基板,其特征在于,所述基板还包括:连接部,所述连接部与多层所述布线层中最外侧的所述布线层电连接。

12.根据权利要求1-11任一项所述的基板,其特征在于,绝缘层,所述绝缘层覆盖多层所述布线层中最外侧的所述布线层远离所述介质层的一侧。

13.一种电子器件,其特征在于,所述电子器件包括:

14.根据权利要求13所述的电子器件,其特征在于,所述基板为封装基板,所述元器件包括至少一个裸芯片。

15.根据权利要求13所述的电子器件,其特征在于,所述基板为印制电路板,所述元器件为由封装基板和至少一个裸芯片封装而成的芯片封装结构。

16.一种电子设备,其特征在于,所述电子设备包括:

17.一种基板的制备方法,其特征在于,包括:

18.根据权利要求17所述的基板的制备方法,其特征在于,所述多个导电件包括第一导电件,所述第一导电件的两端所连接的两层所述布线层分别为第一布线层和第二布线层;

19.一种基板,其特征在于,所述基板由权利要求17或18所述的基板的制备方法制得。

...

【技术特征摘要】

1.一种基板,其特征在于,所述基板包括:

2.根据权利要求1所述的基板,其特征在于,所述多个导电件包括第一导电件,所述第一导电件的两端所连接的两层所述布线层分别为第一布线层和第二布线层,所述第一布线层包括沿所述容纳孔的周向间隔设置的多个第一金属线,所述第二布线层包括沿所述容纳孔的周向间隔设置的多个第二金属线;所述第一导电件包括沿所述容纳孔的周向间隔设置的多个导电部;多个所述第一金属线和多个所述第二金属线通过多个所述导电部一一对应电连接。

3.根据权利要求2所述的基板,其特征在于,所述第一金属线的厚度与所述导电部的厚度之差小于或等于10μm。

4.根据权利要求2或3所述的基板,其特征在于,所述第一金属线向远离所述容纳孔的方向延伸,所述导电部沿所述容纳孔的周向的尺寸与所述第一金属线的线宽之差小于或等于50μm。

5.根据权利要求2-4任一项所述的基板,其特征在于,所述第一金属线向远离所述容纳孔的方向延伸,所述导电部沿所述容纳孔的周向的尺寸与所述第一金属线的线宽相等;

6.根据权利要求2-5任一项所述的基板,其特征在于,所述互连组件还包括第一绝缘件,所述第一绝缘件设置于所述容纳孔内;沿所述容纳孔的周向,所述第一绝缘件设置于任意相邻两个所述导电部之间。

7.根据权利要求1-6任一项所述的基板,其特征在于,所述互连组件还包括第二绝缘件,所述第二绝缘件设置于任意相邻两个所述导电件之间。

8.根据权利要求1-7任一项所述的基板,其特征在于,多个所...

【专利技术属性】
技术研发人员:宫晓文王福姜贾艳飞
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1