【技术实现步骤摘要】
本专利技术属于fpga测试的，尤其涉及一种fpga测试方法及装置。
技术介绍
1、随着芯片制造技术不断发展，现场可编辑逻辑门阵列（fpga，field programmablegate array）的规模不断扩大，内部资源不断丰富，对于测试来说需要的开销也就越大，每个芯片都需要用不同的测试激励去测试fpga内部的资源，逻辑电路，dsp等等，对于批量测试来说fpga的复杂度和开销都大大增加。
2、一般情况下，fpga测试的装置是一个上位机，通过一个总线和多颗配置芯片通信，对应的配置芯片收到上位机的码流信息以后给下面的fpga芯片配置，配置完成以后，根据配置结果上报。上位机收到结果，根据结果处理芯片。在这种的测试环境中，随着芯片的变多，需要的配置芯片也一起跟着变多，硬件开销会比较大，并且上位机需要和下面的每个配置芯片去交互，软件层面非常麻烦复杂；
3、在这种情况下，就需要一个方便，简单，并且开销还小的测试方案和装置，当需要测试的芯片增加时，只需要增加连线就可以完成测试的目标，而不需要额外增加配置芯片，也不会因为测试芯片的增加，导致上位机协议需要更新，也不需要依赖于fpga自带的硬件去实现。
技术实现思路
1、本专利技术提供一种fpga测试方法及装置，仅通过一个配置芯片即可对多个fpga芯片进行配置以及测试，同时当测试系统内增加fpga芯片时，不需要更新上位机协议，也不依赖fpga自带硬件实现。
2、本专利技术的其他目的和优点可以从本专利技术所揭露的技
3、为达上述之一或部分或全部目的或其他目的，本专利技术一技术方案所提供的一种fpga测试方法，多个待测试的fpga芯片呈串行测试网络，首个待测试的fpga芯片与一个配置芯片通信；配置芯片从flash中获取多个待测试fpga芯片的数据流，并输入至串行测试网络中；串行测试网络中任一待测试fpga芯片配置成功，产生脉冲信号，控制相邻的待测试fpga芯片之间的测试数据传输接口连通，用于数据流的传输；以及控制相邻的待测试fpga芯片之间的配置控制信号接口连通，用于脉冲信号的回传；任一待测试fpga芯片配置成功，产生脉冲信号回传至配置芯片，所述配置芯片接收到脉冲信号后，重新发送数据流至下一待测试fpga芯片；任一待测试fpga芯片配置失败，配置芯片确定配置有问题芯片的位置并反馈至上位机。
4、配置芯片发送配置数据流至待测试fpga芯片超过预设时间后，没有收到返回的脉冲信号，则待测试fpga芯片配置失败。
5、任一待测试fpga芯片配置失败，替换芯片，从替换的芯片处继续配置。
6、所述配置芯片检测到和待测试fpga芯片数量一致的脉冲信号，则所有待测试fpga芯片都配置完成。
7、末端待测试fpga芯片的测试开始信号保持置1，在所有待测试fpga芯片配置完成后，末端待测试fpga芯片开始测试；任一待测试fpga芯片在测试完成后，发出测试完成信号，并控制测试结果经测试结果传输接口向上一待测试fpga芯片传输，直至传输至配置芯片；测试完成信号在所述待测试fpga芯片完成测试后，发送至上一待测试fpga芯片，并拉高上一待测试fpga芯片的测试开始信号，上一待测试fpga芯片开始测试。
8、待测试fpga芯片的测试开始信号为低时，相邻的所述待测试fpga之间的测试结果传输接口连通。
9、完成测试的fpga芯片的测试结果经测试结果传输接口直接传输至配置芯片。
10、所述配置芯片收到测试完成信号后，一次测试完成，配置芯片将测试结果反馈上位机，上位机替换flash内的测试芯片数据流，开始下一轮的芯片测试。
11、配置芯片依据收到的测试结果，判断是否存在没有反馈结果的待测试fpga芯片。
12、本专利技术另一技术方案提供的一种fpga测试装置，包括上位机、配置芯片以及多个待测试fpga芯片；所述上位机与配置芯片通信，用于接收配置芯片回传的测试信息，以及更新所述配置芯片flash内的数据流；所述配置芯片内的flash存储用于待测试fpga芯片测试用的数据流；多个待测试fpga芯片之间通过将每个待测试fpga芯片上的配置控制信号接口、测试数据传输接口、测试控制信号接口以及测试结果传输接口连通，使得多个待测试fpga芯片之间呈串行测试网络。
13、所述配置控制信号接口包括设置在每个待测试fpga芯片上的配置控制信号输入、输出接口，用于待测试fpga芯片配置完成后产生的脉冲信号的回传；所述测试数据传输接口包括每个待测试fpga芯片上设置的测试数据输入、输出接口，在待测试fpga芯片配置成功后产生的脉冲信号控制下，相邻待测试fpga芯片之间的测试输入、输出接口连通，实现数据流逐个传输；所述测试控制信号接口包括每个待测试fpga芯片上连通的测试控制信号输入、输出接口，在任一待测试fpga芯片完成测试后，产生的测试完成信号经连通的测试控制信号输入、输出接口传递至下一待测试fpga芯片，并拉高下一待测试fpga芯片的测试开始信号；所述测试结果传输接口包括设置在每个待测试fpga芯片上的测试结果输入、输出接口，在任一待测试fpga芯片测试开始信号为低时，测试结果输入、输出接口连通，在任一待测试fpga芯片测试开始信号拉高时，当前所述待测试fpga芯片的测试结果开始通过测试结果输出接口向相邻的待测试fpga芯片传输。
14、与现有技术相比，本专利技术的有益效果主要包括：1、本专利技术在实现批量fpga芯片测试时，仅通过一个配置芯片便可以实现批量芯片的配置以及测试，同时增加系统内待测试的fpga芯片仅需要增加连线即可，不需要对硬件进行更改也不需要上位机协议的更新。
15、2、本专利技术的测试系统简单，只需要一个上位机及配置芯片，其余都是待测试芯片，不需要额外增加开销。
16、3、本专利技术的测试方法可扩展性强，传输数据位宽可以根据用户需要决定，同时用户也可以根据需要使用本专利技术的接口对传输数据的格式、类型进行修改。
17、4、本专利技术的配置芯片可以检测到配置失败芯片位置以及测试失败芯片的位置，配置芯片将收集的配置失败芯片位置信息以及测试失败芯片位置信息发送给上位机，上位机进行相应处置。
18、为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
本文档来自技高网...【技术保护点】
1.一种FPGA测试方法，其特征在于，多个待测试的FPGA芯片呈串行测试网络，首个待测试的FPGA芯片与一个配置芯片通信；
2.根据权利要求1所述的一种FPGA测试方法，其特征在于，配置芯片发送配置数据流至待测试FPGA芯片超过预设时间后，没有收到返回的脉冲信号，则待测试FPGA芯片配置失败。
3.根据权利要求1所述的一种FPGA测试方法，其特征在于，任一待测试FPGA芯片配置失败，替换芯片，从替换的芯片处继续配置。
4.根据权利要求1所述的一种FPGA测试方法，其特征在于，所述配置芯片检测到和待测试FPGA芯片数量一致的脉冲信号，则所有待测试FPGA芯片都配置完成。
5.根据权利要求1所述的一种FPGA测试方法，其特征在于，末端待测试FPGA芯片的测试开始信号保持置1，在所有待测试FPGA芯片配置完成后，末端待测试FPGA芯片开始测试；
6.根据权利要求5所述的一种FPGA测试方法，其特征在于，待测试FPGA芯片的测试开始信号为低时，相邻的所述待测试FPGA之间的测试结果传输接口连通。
7.根据权利要求6所
8.根据权利要求5所述的一种FPGA测试方法，其特征在于，所述配置芯片收到测试完成信号后，一次测试完成，配置芯片将测试结果反馈上位机，上位机替换flash内的测试芯片数据流，开始下一轮的芯片测试。
9.根据权利要求7所述的一种FPGA测试方法，其特征在于，配置芯片依据收到的测试结果，判断是否存在没有反馈结果的待测试FPGA芯片。
10.一种FPGA测试装置，其特征在于，包括上位机、配置芯片以及多个待测试FPGA芯片；
11.根据权利要求10所述的一种FPGA测试装置，其特征在于，所述配置控制信号接口包括设置在每个待测试FPGA芯片上的配置控制信号输入、输出接口，用于待测试FPGA芯片配置完成后产生的脉冲信号的回传；
...【技术特征摘要】
1.一种fpga测试方法，其特征在于，多个待测试的fpga芯片呈串行测试网络，首个待测试的fpga芯片与一个配置芯片通信；
2.根据权利要求1所述的一种fpga测试方法，其特征在于，配置芯片发送配置数据流至待测试fpga芯片超过预设时间后，没有收到返回的脉冲信号，则待测试fpga芯片配置失败。
3.根据权利要求1所述的一种fpga测试方法，其特征在于，任一待测试fpga芯片配置失败，替换芯片，从替换的芯片处继续配置。
4.根据权利要求1所述的一种fpga测试方法，其特征在于，所述配置芯片检测到和待测试fpga芯片数量一致的脉冲信号，则所有待测试fpga芯片都配置完成。
5.根据权利要求1所述的一种fpga测试方法，其特征在于，末端待测试fpga芯片的测试开始信号保持置1，在所有待测试fpga芯片配置完成后，末端待测试fpga芯片开始测试；
6.根据权利要求5所述的一种fpga测试方法，其特征在于，待测试fpga芯片的...
【专利技术属性】
技术研发人员：缪淦昌，韦援丰，蔡刚，魏育成，
申请(专利权)人：中科亿海微电子科技苏州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。