【技术实现步骤摘要】
本专利技术的实施方式涉及半导体装置及其制造方法。
技术介绍
1、存在具有n型半导体区域和p型半导体区域交替地设置的超结构造(sj构造)的半导体装置。通过设置sj构造，从而能够使半导体装置的耐压提高。sj构造有时在设置有晶体管等半导体元件的元件区域和将元件区域包围的末端区域设置。有时例如在末端区域中耐压劣化。
技术实现思路
1、实施方式所涉及的半导体装置包括元件区域和将所述元件区域包围的末端区域。半导体装置包括第1电极、第1导电型的第1半导体区域、第1导电型的第2半导体区域、第2导电型的多个第3半导体区域、第1导电型的多个第4半导体区域、第2导电型的第5半导体区域、第1导电型的第6半导体区域、栅极电极和第2电极。所述第1电极设置于所述元件区域及所述末端区域。所述第1半导体区域设置于所述第1电极之上。所述第2半导体区域设置于所述第1半导体区域之上。所述第2半导体区域具有比所述第1半导体区域的第1导电型的杂质浓度低的第1导电型的杂质浓度。所述第2半导体区域包括第1部分和在所述第1部分的一部分之上设置的多个第2部分。多个所述第3半导体区域设置于所述第1部分的另一部分之上。多个所述第3半导体区域在与从所述第1电极朝向所述第1半导体区域的第1方向垂直的第2方向上排列。在所述第2方向上越远离所述元件区域，则多个所述第3半导体区域在所述末端区域中的间距越长。多个所述第4半导体区域在所述第2方向上隔着所述第2部分而与所述第3半导体区域分离。多个所述第4半导体区域在所述第2方向上与多个所述第3半导体区
2、根据本实施方式，能够提供能够抑制耐压的劣化的半导体装置及其制造方法。
本文档来自技高网...【技术保护点】
1.一种半导体装置，包括元件区域和将所述元件区域包围的末端区域，
2.如权利要求1所述的半导体装置，其中，
3.如权利要求1所述的半导体装置，其中，
4.如权利要求1至3中任一项所述的半导体装置，其中，
5.如权利要求1至3中任一项所述的半导体装置，其中，
6.如权利要求1至3中任一项所述的半导体装置，其中，
7.如权利要求1至3中任一项所述的半导体装置，其中，
8.如权利要求1至3中任一项所述的半导体装置，其中，
9.一种半导体装置的制造方法，是包括元件区域和将所述元件区域包围的末端区域的半导体装置的制造方法，
【技术特征摘要】
1.一种半导体装置，包括元件区域和将所述元件区域包围的末端区域，
2.如权利要求1所述的半导体装置，其中，
3.如权利要求1所述的半导体装置，其中，
4.如权利要求1至3中任一项所述的半导体装置，其中，
5.如权利要求1至3中任一项所述的半导体装置，其中，
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。