【技术实现步骤摘要】
本申请涉及半导体领域，尤其是涉及一种fom值更优的半导体功率器件及其制作方法。
技术介绍
1、功率mosfet作为一种重要的半导体器件，广泛应用于电源管理、电机驱动等领域。随着电子设备的小型化和高效能需求日益增长，功率mosfet的发展也面临着更高的挑战。为了满足这些需求，研究人员不断探索新的设计理念和技术手段，以提升功率mosfet的性能指标，如更高的功率密度、更低的比导通电阻、更低的开关损耗和更好的栅氧保护能力。这些改进不仅能够提高器件的工作效率，还能延长其使用寿命，从而在实际应用中发挥更大的作用。fom是一个综合指标，用于衡量功率器件在特定应用中的性能，尤其是在损耗描述方面。fom值越小，通常表示器件的导通损耗和开关损耗越低，器件的综合性能在功率应用中表现更优。
2、在现有的功率mosfet技术中，常见的设计方案主要包括传统平面mosfet和沟槽mosfet。对于传统平面mosfet，通常采用标准的平面结构，通过优化材料选择和工艺参数来改善器件性能。例如，通过优化栅极长度和宽度，减少寄生电容，从而降低开关损耗。另一种常见方法是采用高掺杂浓度的外延层，以减小导通电阻。
3、尽管上述方法在一定程度上提高了功率mosfet的性能，但仍存在一些明显的缺陷。首先，传统的平面mosfet由于栅极宽度较大，导致寄生栅极漏极电容较高，增加了开关损耗。其次，源接触区的尺寸较大，使得单元间距较宽，芯片面积利用率不高，进而限制了导通电阻的进一步减小。因此，如何在保持高功率密度的同时，有效降低开关损耗和导通损耗，成为亟待解
技术实现思路
1、为了能够有效降低导通损耗和降低开关损耗，本申请提供一种fom值更优的半导体功率器件及其制作方法。
2、本申请第一方面提供了一种fom值更优的半导体功率器件采用如下的技术方案：
3、一种fom值更优的半导体功率器件，包括：
4、衬底，上表面生长有外延层；
5、体区，分隔设置在所述外延层内，所述体区内设有间隔分开的源区，相邻所述源区之间设有基区，所述基区相接所述源区的相对侧边；
6、jfet区，设置在所述外延层内，所述jfet区相接所述体区的相对侧边，所述jfet区具有设定掺杂浓度；
7、切断式栅极，在所述jfet区上方及所述源区和基区的上方形成有开孔，所述切断式栅极完全覆盖在所述体区上表面，所述切断式栅极的周侧覆盖有隔离层；
8、下凹式源接触区，由源区的上方和上部结构被刻蚀的基区上方形成；
9、源极结构，填充在所述下凹式源接触区和所述隔离层的周侧边。
10、通过采用上述技术方案，下凹式源接触区的设计使得源极接触占用面积减小，芯片流过电流面积占比增大，芯片面积得到更充分利用。源极接触尺寸减小，晶胞单元尺寸（cell pitch）可以做得更小，同样芯片面积，晶胞单元尺寸更小就可以并联更多单元，晶胞和沟道单位密度更高，导通电阻大幅减小。同时，切断式的栅极（split gate）设计使得栅极宽度更小，寄生栅极漏极电容cgd大幅减小，开关损耗大幅降低。这两种设计的结合显著提升了器件的整体性能，ron,sp*qgd性能大幅提升。
11、可选的，所述jfet区上方的开孔内填充有介质材料，所述介质材料上方回填多晶硅以使所述多晶硅与所述切断式栅极形成触角状栅极结构。
12、通过采用上述技术方案，触角状栅极结构能够有效减小栅极下方的电场集中现象,这种设计有助于减小栅氧（gate oxide，即栅氧化层）的电场强度（eox），减小栅氧受反向大电压的影响，起到保护栅氧的作用，提高器件的可靠性。
13、可选的，所述介质材料为sio2、sin、al2o3、tio2、hfo2以及moo2中的一种。
14、通过采用上述技术方案，这些材料具有良好的绝缘性和稳定性，能够有效隔离栅极与其他区域，减少寄生效应，从而进一步提升器件的可靠性和性能。
15、可选的，所述切断式栅极与所述外延层上表面之间设有栅氧化层，所述介质材料的厚度大于所述栅氧化层的厚度。
16、通过采用上述技术方案，使得栅极与外延层之间的栅氧化层能够有效隔离栅极与外延层，防止栅极与外延层之间的短路，同时，介质材料的厚度大于栅氧化层的厚度，可以进一步增强jfet区上方的绝缘性能，减小栅极电场对栅氧的影响，从而提高器件的可靠性和稳定性。
17、可选的，所述下凹式源接触区上表面覆盖有金属互连层。
18、通过采用上述技术方案，能够显著降低源极电阻，提升器件的导电性能，同时增强器件的散热能力，从而进一步降低器件的工作温度，提高器件的可靠性和稳定性。
19、可选的，所述源极结构上表面设有钝化层，所述钝化层厚度为0.1μm-20μm，所述钝化层上表面设有树脂层，所述树脂层厚度为1μm-50μm，所述衬底下表面设有漏极结构。
20、通过采用上述技术方案，提高了器件的可靠性和封装性能。钝化层有效防止外界环境对器件内部的侵蚀，同时减少表面缺陷，提高器件的电气性能。树脂层则增强了器件的机械强度，减少了封装过程中的应力损伤。漏极结构的设置确保了器件良好的散热性能，延长了使用寿命。
21、本申请第二方面提供了一种fom值更优的半导体功率器件采用如下的技术方案：
22、一种fom值更优的半导体功率器件的制作方法，包括以下步骤：
23、s10、提供衬底，在所述衬底上表面生长外延层。
24、s20、往所述外延层掺杂离子形成多个分隔的体区。
25、s30、通过离子掺杂在同一个所述体区内形成间隔分开的源区。
26、s40、往所述体区内掺杂离子形成相接所述源区相对侧边的基区。
27、s50、往外延层内掺杂离子形成相接所述体区相对侧边的jfet区，所述jfet区具有设定掺杂浓度。
28、s60、在所述外延层上表面淀积多晶硅，将jfet区上方及所述源区和基区上方的所述多晶硅去除，以形成切断式栅极，所述切断式栅极能完全覆盖体区的上表面。
29、s70、形成隔离层在所述多晶硅周侧。
30、s80、刻蚀所述基区上部结构，以使所述基区与源区上方形成下凹式源接触区；
31、s90、往所述下凹式源接触区和隔离层周侧填充金属以形成源极结构。
32、通过采用上述技术方案，下凹式源接触区的设计使得源极接触占用面积减小，芯片流过电流的面积占比增大，芯片面积得到更充分利用，进而降低了导通电阻。切断式栅极的设计使得栅极宽度更小，显著减小了寄生栅极漏极电容cgd，即反向传输电容（米勒电容crss），从而大幅降低了开关损耗。综合这两种设计，使得器件的整体fom值大幅提升。
33、可选的，所述步骤s60之后还包括：
34、s61、往切断式栅极的开孔处填充介质材料；
35、s62、在所述介质材料上方回填本文档来自技高网...
【技术保护点】
1.一种FOM值更优的半导体功率器件，其特征在于，包括：
2.根据权利要求1所述的一种FOM值更优的半导体功率器件，其特征在于：所述JFET区（40）上方的开孔内填充有介质材料（52），所述介质材料（52）上方回填多晶硅以使所述多晶硅与所述切断式栅极（50）形成触角状栅极结构（53）。
3.根据权利要求2所述的一种FOM值更优的半导体功率器件，其特征在于：所述介质材料（52）为SiO2、SiN、Al2O3、TiO2、HfO2以及MoO2中的一种。
4.根据权利要求2所述的一种FOM值更优的半导体功率器件，其特征在于：所述切断式栅极（50）与所述外延层（20）上表面之间设有栅氧化层（21），所述介质材料（52）的厚度大于所述栅氧化层（21）的厚度。
5.根据权利要求1所述的一种FOM值更优的半导体功率器件，其特征在于：所述下凹式源接触区（60）上表面覆盖有金属互连层（61）。
6.根据权利要求1所述的一种FOM值更优的半导体功率器件，其特征在于：所述源极结构（70）上表面设有钝化层（80），所述钝化层（80）厚度为0.1μ
7.一种FOM值更优的半导体功率器件的制作方法，其特征在于，包括以下步骤：
8.根据权利要求7所述的一种FOM值更优的半导体功率器件的制作方法，其特征在于，所述步骤S60之后还包括：
9.根据权利要求8所述的一种FOM值更优的半导体功率器件的制作方法，其特征在于：所述介质材料（52）为SiO2、SiN、Al2O3、TiO2、HfO2以及MoO2中的一种；
10.根据权利要求7所述的一种FOM值更优的半导体功率器件的制作方法，其特征在于，所述步骤S70之后，还包括：
...【技术特征摘要】
1.一种fom值更优的半导体功率器件，其特征在于，包括：
2.根据权利要求1所述的一种fom值更优的半导体功率器件，其特征在于：所述jfet区（40）上方的开孔内填充有介质材料（52），所述介质材料（52）上方回填多晶硅以使所述多晶硅与所述切断式栅极（50）形成触角状栅极结构（53）。
3.根据权利要求2所述的一种fom值更优的半导体功率器件，其特征在于：所述介质材料（52）为sio2、sin、al2o3、tio2、hfo2以及moo2中的一种。
4.根据权利要求2所述的一种fom值更优的半导体功率器件，其特征在于：所述切断式栅极（50）与所述外延层（20）上表面之间设有栅氧化层（21），所述介质材料（52）的厚度大于所述栅氧化层（21）的厚度。
5.根据权利要求1所述的一种fom值更优的半导体功率器件，其特征在于：所述下凹式源接触区（60）上表面覆盖有金属互连层（61...
【专利技术属性】
技术研发人员：任玉娇，任炜强，
申请(专利权)人：深圳真茂佳半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。