【技术实现步骤摘要】
本申请涉及显示，具体涉及一种显示装置。
技术介绍
1、在显示
中，栅极驱动电路(gate-driver on array,goa)通常集成在显示面板上，用于驱动显示面板的各行像素。目前，高迁移率氧化物半导体薄膜晶体管因其优异的电学性能而被广泛应用于栅极驱动电路中。
2、然而，高迁移率氧化物半导体器件存在初始阈值电压(vth)值与偏压温度应力稳定性(pbtis)之间的权衡关系。具体而言，初始阈值电压值越大，偏压温度应力稳定性越差；初始阈值电压值越小，偏压温度应力稳定性越好。这种特性在栅极驱动电路中产生了技术难题：对于与关键控制节点q相连的晶体管而言，为防止关键控制节点q漏电，需要较大的阈值电压值；但对于下拉维持器中与关键控制节点q相连的晶体管而言，较大的初始阈值电压值会导致偏压温度应力稳定性变差，在长时间受到正向应力的过程中，器件会发生严重的正偏移，导致关键控制节点q无法正常下拉，从而使得显示面板出现水平闪烁线异常。
3、因此，如何在保证关键控制节点q不漏电的同时确保下拉维持器中晶体管的稳定性，是目前显示面板中亟待解决的技术问题。
技术实现思路
1、本申请的目的在于提供一种显示面板，以解决高迁移率氧化物半导体薄膜晶体管栅极驱动电路中存在的漏电问题。
2、本申请的实施例提供了一种显示装置，包括多个级联的栅极驱动电路，每个所述栅极驱动电路包括两个下拉子电路，两个所述下拉子电路中的任意一者包括第一反相器，所述第一反相器包括：第一晶体管，所述第一晶体
3、在上述显示装置中，两个所述下拉子电路中的任意一者还包括第一下拉维持器，所述第一下拉维持器包括：第八晶体管，所述第八晶体管的栅极与所述第一节点电连接，所述第八晶体管的源极与所述第一低电平电源输入端电连接，所述第八晶体管的漏极与所述第二节点电连接；第九晶体管，所述第九晶体管的栅极与所述第一节点电连接，所述第九晶体管的源极与所述第一低电平电源输入端电连接，所述第九晶体管的漏极与级传信号输出端电连接；以及第十晶体管，所述第十晶体管的栅极与所述第一节点电连接，所述第十晶体管的源极与所述第二低电平电源输入端电连接，所述第十晶体管的漏极与扫描信号输出端电连接。
4、在上述显示装置中，所述第三晶体管、所述第四晶体管和第八晶体管均为n型薄膜晶体管。
5、在上述显示装置中，两个所述下拉子电路中的另一者包括第二反相器，所述第二反相器包括：第十一晶体管，所述第十一晶体管的栅极与复位信号输入端电连接，所述第十一晶体管的源极与所述第一低电平电源输入端电连接，所述第十一晶体管的漏极与第三节点电连接；第十二晶体管，所述第十二晶体管的栅极与所述起始信号输入端电连接，所述第十二晶体管的源极与所述第一低电平电源输入端电连接，所述第十二晶体管的漏极与所述第三节点电连接；第十三晶体管，所述第十三晶体管的栅极与所述第二节点电连接，所述第十三晶体管的源极与所述第一低电平电源输入端电连接；第十四晶体管，所述第十四晶体管的栅极与所述第二节点电连接，所述第十四晶体管的源极与所述第一低电平电源输入端电连接，所述第十四晶体管的漏极与所述第三节点电连接；第十五晶体管，所述第十五晶体管的栅极与第二控制信号输入端电连接，所述第十五晶体管的源极与所述第二控制信号输入端电连接；第十六晶体管，所述第十六晶体管的栅极与所述第二控制信号输入端电连接，所述第十六晶体管的源极与所述第十五晶体管的漏极电连接，所述第十六晶体管的漏极与所述第十三晶体管的漏极电连接；以及第十七晶体管，所述第十七晶体管的栅极与所述第十三晶体管的漏极电连接，所述第十七晶体管的源极与所述第二控制信号输入端电连接，所述第十七晶体管的漏极与所述第三节点电连接。
6、在上述显示装置中，两个所述下拉子电路中的另一者还包括第二下拉维持器，所述第二下拉维持器包括：第十八晶体管，所述第十八晶体管的栅极与所述第三节点电连接，所述第十八晶体管的源极与所述第一低电平电源输入端电连接，所述第十八晶体管的漏极与所述第二节点电连接；第十九晶体管，所述第十九晶体管的栅极与所述第三节点电连接，所述第十九晶体管的源极与所述第一低电平电源输入端电连接，所述第十九晶体管的漏极与所述级传信号输出端电连接；以及第二十晶体管，所述第二十晶体管的栅极与所述第三节点电连接，所述第二十晶体管的源极与所述第二低电平电源输入端电连接，所述第二十晶体管的漏极与所述扫描信号输出端电连接。
7、在上述显示装置中，所述第十三晶体管、所述第十四晶体管和第十八晶体管均为n型薄膜晶体管。
8、在上述显示装置中，两个所述下拉子电路被配置为在预定时长的周期内交替向所述第二节点输出低电平电源信号。
9、在上述显示装置中，所述预定时长不等于所述显示装置显示一帧画面的时长。
10、在上述显示装置中，所述预定时长处于160帧画面的驱动周期的时长至240帧画面的驱动周期的时长的范围内。
11、在上述显示装置中，在所述预定时长的周期内的第一时段，两个所述下拉子电路中的第一下拉子电路向所述第二节点输出低电平电源信号，两个所述下拉子电路中的第二下拉子电路不向所述第二节点输出信号；在所述预定时长的周期内的所述第一时段之后的第二时段，所述第一下拉子电路不向所述第二节点输出信号，所述第二下拉子电路向所述第二节点输出所述低电平电源信号。
12、本申请提供的显示装置通过在每个栅极驱动电路中设置两个下拉子电路，这两个下拉子电路中设置有特定结构的反相器，能够有效解决高迁移率氧化物半导体薄膜晶体管栅极驱动电路中存在的漏电问题。具体而言，反相器采用了七个晶体管的特定连接结构，使得与第二节点相连的晶体管的栅极电压显著降低，使得与第二节点相连的晶体管的栅极-源极电压约等于0伏，从而有效降低了这些晶体管的漏电流。同时，通过设置第一晶体管并将其栅极与复位信号输入端电连接，在复位信本文档来自技高网...
【技术保护点】
1.一种显示装置，其特征在于，包括多个级联的栅极驱动电路，每个所述栅极驱动电路包括两个下拉子电路，两个所述下拉子电路中的任意一者包括第一反相器，所述第一反相器包括：
2.根据权利要求1所述的显示装置，其特征在于，两个所述下拉子电路中的任意一者还包括第一下拉维持器，所述第一下拉维持器包括：
3.根据权利要求2所述的显示装置，其特征在于，所述第三晶体管、所述第四晶体管和第八晶体管均为N型薄膜晶体管。
4.根据权利要求1所述的显示装置，其特征在于，两个所述下拉子电路中的另一者包括第二反相器，所述第二反相器包括：
5.根据权利要求4所述的显示装置，其特征在于，两个所述下拉子电路中的另一者还包括第二下拉维持器，所述第二下拉维持器包括：
6.根据权利要求5所述的显示装置，其特征在于，所述第十三晶体管、所述第十四晶体管和第十八晶体管均为N型薄膜晶体管。
7.根据权利要求1所述的显示装置，其特征在于，两个所述下拉子电路被配置为在预定时长的周期内交替向所述第二节点输出低电平电源信号。
8.根据权利要求7所述的显示装
9.根据权利要求7或8所述的显示装置，其特征在于，所述预定时长处于160帧画面的驱动周期的时长至240帧画面的驱动周期的时长的范围内。
10.根据权利要求7所述的显示装置，其特征在于，在所述预定时长的周期内的第一时段，两个所述下拉子电路中的第一下拉子电路向所述第二节点输出低电平电源信号，两个所述下拉子电路中的第二下拉子电路不向所述第二节点输出信号；
...【技术特征摘要】
1.一种显示装置，其特征在于，包括多个级联的栅极驱动电路，每个所述栅极驱动电路包括两个下拉子电路，两个所述下拉子电路中的任意一者包括第一反相器，所述第一反相器包括：
2.根据权利要求1所述的显示装置，其特征在于，两个所述下拉子电路中的任意一者还包括第一下拉维持器，所述第一下拉维持器包括：
3.根据权利要求2所述的显示装置，其特征在于，所述第三晶体管、所述第四晶体管和第八晶体管均为n型薄膜晶体管。
4.根据权利要求1所述的显示装置，其特征在于，两个所述下拉子电路中的另一者包括第二反相器，所述第二反相器包括：
5.根据权利要求4所述的显示装置，其特征在于，两个所述下拉子电路中的另一者还包括第二下拉维持器，所述第二下拉维持器包括：
6.根据权利要求5所述的...
【专利技术属性】
技术研发人员：刘玉，胡道兵，
申请(专利权)人：广州华星光电半导体显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。