单斜ADC装置及图像传感器、模数转换方法制造方法及图纸

技术编号：44637352 阅读：9 留言：0更新日期：2025-03-17 18:30

一种单斜ADC装置及图像传感器、模数转换方法。所述单斜ADC装置包括：比较器，适于接入输入信号及斜坡信号，并将所述输入信号的电压与所述斜坡信号的电压进行比较，得到比较结果信号；信号处理器，适于提供计数停止信号；以及计数器，适于利用计数时钟信号在计数时间内进行计数，以得到所述输入信号对应的数字信号；所述计数时间自所述斜坡信号的电压开始下降时刻起，至所述计数停止信号翻转时刻止；计数时间内，所述计数停止信号的翻转时刻晚于所述比较结果信号的翻转时刻；其中，所述计数器，适于利用所述高位计数时钟信号在整个计数时间内计数，而利用所述低位计数时钟信号在计数时间内且所述比较结果信号发生翻转时开始计数。采用上述方案，可以降低单斜ADC装置的功耗。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及图像传感器，具体涉及一种单斜adc装置及图像传感器、模数转换方法。

技术介绍

1、互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)图像传感器，是一种典型的固体成像传感器，具有集成度高、功耗低及成本低等优点，广泛应用于图像采集领域。

2、在cmos图像传感器中，由于工艺和温度等因素，各列像素中的晶体管之间存在着一定程度的失配，在相同的光照条件下，这些晶体管的失配会导致像素的输出值出现偏差，这个偏差值形成了像素内的固定模式噪声(fixed pattern noise，fpn)。固定模式噪声是导致图像质量下降的主要因素之一。

3、相关双采样(correlated double sampling，cds)技术可以消除像素内的固定模式噪声，即将像素复位电压vrst和曝光信号电压vsig做差以减小fpn。在cmos图像传感器中，像素复位电压减去曝光信号电压而获得的模拟值，作为像素的输出，传送至模数转换(adc)装置，由adc装置对像素的输出进行模数转换后，得到cds的数字结果。

4、目前，cmos图像传感器中，经常使用单斜adc装置对像素输出进行模数转换。单斜adc装置的结构简单，每个单斜adc装置只需要一个比较器及一个计数器，占用面积小，并且，各列像素共用一个斜坡信号，列间一致性更好。

5、然而，现有单斜adc装置的功耗较高，导致cmos图像传感器的整体功耗较高。

技术实现思路</p>

1、本专利技术要解决的问题是：降低单斜adc装置的功耗。

2、为解决上述问题，本专利技术实施例提供了一种单斜adc装置，所述单斜adc装置包括：

3、比较器，适于接入输入信号及斜坡信号，并将所述输入信号的电压与所述斜坡信号的电压进行比较，得到比较结果信号；

4、信号处理器，适于提供计数停止信号；

5、以及计数器，与所述比较器及信号处理器连接，适于利用计数时钟信号在计数时间内进行计数，以得到所述输入信号对应的数字信号；所述计数时间自所述斜坡信号的电压开始下降时刻起，至所述计数停止信号翻转时刻止；计数时间内，所述计数停止信号的翻转时刻晚于所述比较结果信号的翻转时刻；

6、其中，所述计数时钟信号包括：低位计数时钟信号及高位计数时钟信号；所述计数器，适于利用所述高位计数时钟信号在整个计数时间内计数，而利用所述低位计数时钟信号在计数时间内且所述比较结果信号发生翻转时开始计数。

7、在一种可能的实施例中，所述信号处理器，适于对所述比较结果信号进行延时处理，得到所述计数停止信号。

8、在一种可能的实施例中，所述计数时间内，所述计数停止信号翻转时刻较所述比较结果信号翻转时刻的延迟范围为[100ps，100ns]。

9、在一种可能的实施例中，所述计数时间内，所述计数停止信号及所述比较结果信号均由高电平状态翻转至低电平状态。

10、在一种可能的实施例中，所述计数时间内，所述计数停止信号及所述比较结果信号均由低电平状态翻转至高电平状态。

11、在一种可能的实施例中，所述计数器包括：

12、tdc时钟发生模块，用于产生所述低位计数时钟信号及高位计数时钟信号。

13、在一种可能的实施例中，所述低位计数时钟信号包括：三个第一频率的高速时钟信号，以及一个第二频率的低速时钟信号，所述第一频率为所述第二频率的两倍。

14、在一种可能的实施例中，所述单斜adc装置还包括：

15、斜波信号产生电路，与所述比较器连接，适于产生所述斜坡信号。

16、本专利技术实施例还提供了一种图像传感器，所述图像传感器包括：上述任一种所述的单斜adc装置。

17、本专利技术实施例还提供了一种模数转换方法，所述方法包括：

18、将输入信号的电压斜坡信号的电压进行比较，得到比较结果信号；

19、获取计数停止信号；

20、利用计数时钟信号在计数时间内进行计数，以得到所述输入信号对应的数字信号；

21、其中，所述计数时间自所述斜坡信号的电压开始下降时刻起，至所述计数停止信号翻转时刻止；计数时间内，所述计数停止信号的翻转时刻晚于所述比较结果信号的翻转时刻；

22、所述计数时钟信号包括：低位计数时钟信号及高位计数时钟信号；所述计数器，适于利用所述高位计数时钟信号在整个计数时间内计数，而利用所述低位计数时钟信号在计数时间内且所述比较结果信号发生翻转时开始计数。

23、与现有技术相比，本专利技术实施例的技术方案具有以下优点：

24、应用本专利技术的方案，计数器利用高位计数时钟信号在整个计数时间内计数，而利用低位计数时钟信号在计数时间内且比较结果信号发生翻转时才开始计数，也就是说，低位计数时钟信号仅在计数时间内且比较结果信号发生翻转时才进行计数，而非在整个计数时间内一直在计数，由此可以大大降低计数器的功耗，从而降低单斜adc装置的功耗。

本文档来自技高网...

【技术保护点】

1.一种单斜ADC装置，其特征在于，包括：

2.如权利要求1所述的单斜ADC装置，其特征在于，所述信号处理器，适于对所述比较结果信号进行延时处理，得到所述计数停止信号。

3.如权利要求1所述的单斜ADC装置，其特征在于，所述计数时间内，所述计数停止信号翻转时刻较所述比较结果信号翻转时刻的延迟范围为[100ps，100ns]。

4.如权利要求1所述的单斜ADC装置，其特征在于，所述计数时间内，所述计数停止信号及所述比较结果信号均由高电平状态翻转至低电平状态。

5.如权利要求1所述的单斜ADC装置，其特征在于，所述计数时间内，所述计数停止信号及所述比较结果信号均由低电平状态翻转至高电平状态。

6.如权利要求1所述的单斜ADC装置，其特征在于，所述计数器包括：

7.如权利要求6所述的单斜ADC装置，其特征在于，所述低位计数时钟信号包括：三个第一频率的高速时钟信号，以及一个第二频率的低速时钟信号，所述第一频率为所述第二频率的两倍。

8.如权利要求1所述的单斜ADC装置，其特征在于，还包括：

10.一种模数转换方法，其特征在于，包括：

...

【技术特征摘要】

1.一种单斜adc装置，其特征在于，包括：

2.如权利要求1所述的单斜adc装置，其特征在于，所述信号处理器，适于对所述比较结果信号进行延时处理，得到所述计数停止信号。

3.如权利要求1所述的单斜adc装置，其特征在于，所述计数时间内，所述计数停止信号翻转时刻较所述比较结果信号翻转时刻的延迟范围为[100ps，100ns]。

4.如权利要求1所述的单斜adc装置，其特征在于，所述计数时间内，所述计数停止信号及所述比较结果信号均由高电平状态翻转至低电平状态。

5.如权利要求1所述的单斜adc装置，其特征在于，所述...

【专利技术属性】
技术研发人员：杜佳恒，张琦，
申请(专利权)人：锐芯微电子股份有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人