System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 多层电子组件制造技术_技高网

多层电子组件制造技术

技术编号:44628700 阅读:3 留言:0更新日期:2025-03-17 18:24
本公开提供一种多层电子组件,所述多层电子组件可包括:主体,包括电容形成部,所述电容形成部包括介电层和多个内电极,所述介电层包括多个介电晶粒,所述多个内电极交替设置且所述介电层介于所述多个内电极之间;以及外电极,设置在所述主体上,其中,所述多个介电晶粒包括第一介电晶粒和第二介电晶粒,所述第一介电晶粒包括纳米畴,所述纳米畴是长径为10nm至100nm的畴区域,所述第二介电晶粒包括极性纳米区域,所述极性纳米区域是长径小于10nm的畴区域,并且当包括在所述电容形成部中的所述第一介电晶粒的数量为ND,并且包括在所述电容形成部中的所述第二介电晶粒的数量为RD时,可满足50%<ND/(ND+RD)。

【技术实现步骤摘要】

本公开涉及一种多层电子组件


技术介绍

1、多层陶瓷电容器(mlcc,一种多层电子组件)可以是安装在各种类型的电子产品(诸如,图像显示装置(包括液晶显示器(lcd)、等离子体显示面板(pdp)等)、计算机、智能电话、移动电话等)的印刷电路板上用于对其充电和从其放电的片式电容器。

2、由于多层陶瓷电容器具有小尺寸和高电容且易于安装,因此这种多层陶瓷电容器可用作各种电子装置的组件。随着诸如计算机、移动装置等的各种电子装置已经小型化并且以高输出实现,对多层陶瓷电容器的小型化和高电容的需求已经增加。

3、另外,随着高容量多层陶瓷电容器的发展,正在朝着越来越减小介电层的厚度进行研究,但是由于减薄介电层存在限制,因此正在进行研究以通过其他机制改善介电特性。其中,已经发现通过外部电场或磁场来控制极化特性是可影响介电特性的因素。


技术实现思路

1、本公开的一方面在于提供一种具有改善的介电特性的多层电子组件。

2、本公开的一方面在于提供一种在相同或相似尺寸的介电层或相同或相似尺寸的介电晶粒的情况下具有改善的介电特性的多层电子组件。

3、本公开的一方面在于提供一种通过控制介电晶粒的畴结构的微结构而具有改善的介电特性的多层电子组件。

4、然而,本公开要解决的各种问题不限于上述内容,并且可在解释本公开的具体实施例的过程中更容易理解。

5、根据本公开的一方面,一种多层电子组件可包括:主体,包括电容形成部,所述电容形成部包括介电层和多个内电极,所述介电层包括多个介电晶粒,所述多个内电极交替设置且所述介电层介于所述多个内电极之间;以及外电极,设置在所述主体上,其中,所述多个介电晶粒包括第一介电晶粒和第二介电晶粒,所述第一介电晶粒包括纳米畴,所述纳米畴是长径为10nm至100nm的畴区域,所述第二介电晶粒包括极性纳米区域,所述极性纳米区域是长径小于10nm的畴区域,并且当包括在所述电容形成部中的所述第一介电晶粒的数量为nd,并且包括在所述电容形成部中的所述第二介电晶粒的数量为rd时,可满足50%<nd/(nd+rd)。

6、根据本公开的一方面,一种多层电子组件可包括:主体,包括电容形成部,所述电容形成部包括介电层和多个内电极,所述介电层包括多个介电晶粒,所述多个内电极交替设置且所述介电层介于所述多个内电极之间;以及外电极,设置在所述主体上,其中,所述多个介电晶粒包括第一介电晶粒,所述第一介电晶粒包括纳米畴,所述纳米畴是长径为10nm至100nm的畴区域,并且所述纳米畴的长径是所述第一介电晶粒的直径的26%或更大。

7、根据本公开的一方面,一种多层电子组件可包括:主体,包括电容形成部,所述电容形成部包括介电层和多个内电极,所述介电层包括多个介电晶粒,所述多个内电极交替设置且所述介电层介于所述多个内电极之间;以及外电极,设置在所述主体上,其中,所述多个介电晶粒包括第一介电晶粒和第二介电晶粒,所述第一介电晶粒包括纳米畴,所述纳米畴是长径为80nm至100nm的畴区域,所述第二介电晶粒包括极性纳米区域,所述极性纳米区域是长径小于10nm的畴区域。

本文档来自技高网...

【技术保护点】

1.一种多层电子组件,包括:

2.如权利要求1所述的多层电子组件,其中,满足66%<ND/(ND+RD)。

3.如权利要求1所述的多层电子组件,其中,所述电容形成部包括多个纳米畴,

4.如权利要求1所述的多层电子组件,其中,所述第一介电晶粒包括三个或更多个不同纳米畴以及设置在相邻纳米畴之间的多个畴壁,其中,所述多个畴壁中的至少两个彼此不平行。

5.如权利要求4所述的多层电子组件,其中,所述三个或更多个不同纳米畴中的至少两个纳米畴的长径的方向不平行。

6.如权利要求1所述的多层电子组件,其中,所述介电层包括钛酸钡基材料作为主成分。

7.如权利要求1所述的多层电子组件,其中,所述多个介电晶粒的平均直径大于等于100nm且小于等于300nm。

8.如权利要求1所述的多层电子组件,其中,所述多个介电晶粒包括多个第一介电晶粒,并且

9.如权利要求1所述的多层电子组件,其中,所述纳米畴的长径是所述第一介电晶粒的直径的26%或更大。

10.如权利要求1所述的多层电子组件,其中,所述介电层的平均厚度为0.6μm或更小。

11.如权利要求1所述的多层电子组件,其中,所述多层电子组件的长度为0.6mm或更小,并且所述多层电子组件的宽度为0.3mm或更小。

12.一种多层电子组件,包括:

13.如权利要求12所述的多层电子组件,其中,所述多个介电晶粒包括多个第一介电晶粒,

14.如权利要求12所述的多层电子组件,其中,所述第一介电晶粒包括三个或更多个不同的纳米畴以及设置在相邻纳米畴之间的多个畴壁,其中,所述多个畴壁中的至少两个彼此不平行。

15.如权利要求14所述的多层电子组件,其中,所述三个或更多个不同纳米畴中的至少两个纳米畴的长径的方向不平行。

16.如权利要求12所述的多层电子组件,其中,所述多个介电晶粒还包括第二介电晶粒,所述第二介电晶粒包括极性纳米区域,所述极性纳米区域是长径小于10nm的畴区域,并且

17.如权利要求16所述的多层电子组件,其中,所述多层电子组件的长度为0.6mm或更小,并且所述多层电子组件的宽度为0.3mm或更小。

18.一种多层电子组件,包括:

19.根据权利要求18所述的多层电子组件,其中,包括在所述电容形成部中的所述第一介电晶粒的数量大于包括在所述电容形成部中的所述第二介电晶粒的数量。

20.如权利要求19所述的多层电子组件,其中,所述多个介电晶粒包括多个第一介电晶粒,

21.根据权利要求18所述的多层电子组件,其中,所述多个介电晶粒不含铁电晶粒。

...

【技术特征摘要】

1.一种多层电子组件,包括:

2.如权利要求1所述的多层电子组件,其中,满足66%<nd/(nd+rd)。

3.如权利要求1所述的多层电子组件,其中,所述电容形成部包括多个纳米畴,

4.如权利要求1所述的多层电子组件,其中,所述第一介电晶粒包括三个或更多个不同纳米畴以及设置在相邻纳米畴之间的多个畴壁,其中,所述多个畴壁中的至少两个彼此不平行。

5.如权利要求4所述的多层电子组件,其中,所述三个或更多个不同纳米畴中的至少两个纳米畴的长径的方向不平行。

6.如权利要求1所述的多层电子组件,其中,所述介电层包括钛酸钡基材料作为主成分。

7.如权利要求1所述的多层电子组件,其中,所述多个介电晶粒的平均直径大于等于100nm且小于等于300nm。

8.如权利要求1所述的多层电子组件,其中,所述多个介电晶粒包括多个第一介电晶粒,并且

9.如权利要求1所述的多层电子组件,其中,所述纳米畴的长径是所述第一介电晶粒的直径的26%或更大。

10.如权利要求1所述的多层电子组件,其中,所述介电层的平均厚度为0.6μm或更小。

11.如权利要求1所述的多层电子组件,其中,所述多层电子组件的长度为0.6mm或更小,并且所述多层电子组件的宽度为0.3mm或更...

【专利技术属性】
技术研发人员:李志英车埈协郑东俊
申请(专利权)人:三星电机株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1