【技术实现步骤摘要】
本专利技术属于芯片验证，涉及一种系统芯片中端到端访问ecc保护的验证系统和方法。
技术介绍
1、系统芯片（soc，system on chip）中的主设备（如处理器核、dma控制器等）和从设备（如存储器、外设等），通过总线矩阵（ocn，on-chip network）实现主从设备之间数据、指令与地址的访问交互。随着soc的复杂度不断提高，主从设备的交互方式也越发复杂，在主从设备上集成纠错码（error correcting code，ecc）模块可以有效保护从访问发起端到访问响应端的传输过程中数据的完整性。在soc中发起多场景端到端访问并在访问路径中注错，检查访问发起端和访问响应端的ecc模块能否对接收到的错误数据（1bit或2bit）进行纠错或检错，可验证ecc模块对信号的连接和保护功能是否正确。
2、处理器核发起访问请求需要编写相应的c程序，而主设备的dma控制器需要处理器核配置其参数、等待外设传输请求的触发，才会产生dma控制器与两个从设备之间的端到端多笔数据传输。上述端到端访问中发起传输的配置特定且难以复用，仿真消耗时间较长。因此需要一种高效、可扩展且可灵活控制的发起端到端访问的高性能验证ecc技术。
技术实现思路
1、针对上述传统技术中存在的问题，本专利技术提出了一种系统芯片中端到端访问ecc保护的验证系统以及一种系统芯片中端到端访问ecc保护的验证方法，能够实现高性能的系统芯片中端到端ecc验证。
2、为了实现上述目的，本专利技术实施例采用以下技
3、一方面，提供一种系统芯片中端到端访问ecc保护的验证系统，包括基于uvm验证方法学的顶层文件，顶层文件用于初始化验证系统并启动测试用例；
4、顶层文件包括基于测试用例基类扩展的测试用例、基于verilog语言及ahb协议开发的端口连接及驱动函数、32位ahb主机代理组件、64位ahb主机代理组件以及基于被测系统芯片的设计代码例化的系统芯片组件，系统芯片组件包括各处理器核、各dma控制器、总线矩阵和各从设备；端口连接及驱动函数的参数包括主设备的名称、从设备的寄存器地址、读写指令、预设数据以及数据位宽，各处理器核、各dma控制器通过总线矩阵连接各从设备，各处理器核和各dma控制器为各主设备；
5、端口连接及驱动函数用于根据主设备的名称选择对应数据位宽的ahb主机代理组件的接口与主设备总线端口通过force函数强制连接后，将测试用例中的读写访问请求按总线协议的时序要求通过ahb主机代理组件的接口发送到当前访问中的主设备的输出端口，实现主设备发起访问请求并监控传输中主设备接收到的总线响应信号，检查当前访问中主从设备的ecc模块能否正确对所接收到数据的1bit错误进行纠错和2bit错误进行检错，完成当前访问中主从设备的ecc模块的功能验证；
6、当前访问结束后，端口连接及驱动函数还用于通过release函数释放主设备总线端口与ahb主机代理组件的接口连接，通过force函数建立下一次访问的ahb主机代理组件的接口与主设备总线端口的连接，切换至下一组主从设备对应的ecc模块的功能验证，直至所有主从设备对应的ecc模块的功能验证完成。
7、另一方面，还提供一种系统芯片中端到端访问ecc保护的验证方法，应用于一种系统芯片中端到端访问ecc保护的验证系统，验证系统包括基于uvm验证方法学的顶层文件，顶层文件用于初始化验证系统并启动测试用例；顶层文件包括基于测试用例基类扩展的测试用例、基于verilog语言及ahb协议开发的端口连接及驱动函数、32位ahb主机代理组件、64位ahb主机代理组件以及基于被测系统芯片的设计代码例化的系统芯片组件，系统芯片组件包括各处理器核、各dma控制器、总线矩阵和各从设备；端口连接及驱动函数的参数包括主设备的名称、从设备的寄存器地址、读写指令、预设数据以及数据位宽，各处理器核、各dma控制器通过总线矩阵连接各从设备，各处理器核和各dma控制器为各主设备；
8、系统芯片中端到端访问ecc保护的验证方法包括步骤：
9、通过端口连接及驱动函数根据主设备的名称选择对应数据位宽的ahb主机代理组件的接口与主设备总线端口通过force函数强制连接；
10、将测试用例中的读写访问请求按总线协议的时序要求通过ahb主机代理组件的接口发送到当前访问中的主设备的输出端口并监控传输中主设备接收到的总线响应信号；
11、检查当前访问中主从设备的ecc模块能否正确对所接收到数据的1bit错误进行纠错和2bit错误进行检错；
12、当前访问结束后，通过端口连接及驱动函数通过release函数释放主设备总线端口与ahb主机代理组件的接口连接；
13、通过force函数建立下一次访问的ahb主机代理组件的接口与主设备总线端口的连接，切换至下一组主从设备对应的ecc模块的功能验证，直至所有主从设备对应的ecc模块的功能验证完成。
14、上述技术方案中的一个技术方案具有如下优点和有益效果：
15、上述系统芯片中端到端访问ecc保护的验证系统和方法，通过基于uvm验证方法学创建ecc保护验证专用的uvm仿真测试平台，其中的ahb主机代理组件不仅接管主设备以实现控制信号的输出，同时监控主设备接收的输入信号以实现灵活控制主设备发送激励的目的。开发的端口连接及驱动函数可以通过同一套ahb主机代理组件灵活切换连接不同的主机，省去了不同主设备复杂的配置流程，实现了高效、可扩展且灵活的控制多类型、多数量的主设备发送激励的目的，可以充分验证系统芯片中端到端访问的ecc保护，达到了大幅减少验证过程的工作量并缩短验证周期的目的，从而实现了高性能的系统芯片中端到端ecc验证。
本文档来自技高网...【技术保护点】
1.一种系统芯片中端到端访问ECC保护的验证系统，其特征在于，包括基于UVM验证方法学的顶层文件，所述顶层文件用于初始化验证系统并启动测试用例；
2.根据权利要求1所述的系统芯片中端到端访问ECC保护的验证系统，其特征在于，所述32位AHB主机代理组件和所述64位AHB主机代理组件均包括驱动器、监视器和接口，所述驱动器用于在所述端口连接及驱动函数的驱动下通过接口按总线协议的时序要求发送端到端访问请求至主设备的输出端口，所述监视器用于监控传输中所述主设备接收到的总线响应信号，检查当前访问中主从设备的ECC模块能否正确对所接收到数据的1bit错误进行纠错和2bit错误进行检错。
3.一种系统芯片中端到端访问ECC保护的验证方法，其特征在于，应用于一种系统芯片中端到端访问ECC保护的验证系统，所述验证系统包括基于UVM验证方法学的顶层文件，所述顶层文件用于初始化验证系统并启动测试用例；所述顶层文件包括基于测试用例基类扩展的测试用例、基于Verilog语言及AHB协议开发的端口连接及驱动函数、32位AHB主机代理组件、64位AHB主机代理组件以及基于被测系统芯片的
4.根据权利要求3所述的系统芯片中端到端访问ECC保护的验证方法，其特征在于，将所述测试用例中的读写访问请求按总线协议的时序要求通过所述AHB主机代理组件的接口发送到当前访问中的主设备的输出端口并监控传输中所述主设备接收到的总线响应信号的步骤之后，还包括步骤：
5.根据权利要求3或4所述的系统芯片中端到端访问ECC保护的验证方法，其特征在于，所述32位AHB主机代理组件和所述64位AHB主机代理组件均包括驱动器、监视器和接口，所述驱动器用于在所述端口连接及驱动函数的驱动下通过接口按总线协议的时序要求发送端到端访问请求至主设备的输出端口，所述监视器用于监控传输中所述主设备接收到的总线响应信号，检查当前访问中主从设备的ECC模块能否正确对所接收到数据的1bit错误进行纠错和2bit错误进行检错。
...【技术特征摘要】
1.一种系统芯片中端到端访问ecc保护的验证系统，其特征在于，包括基于uvm验证方法学的顶层文件，所述顶层文件用于初始化验证系统并启动测试用例；
2.根据权利要求1所述的系统芯片中端到端访问ecc保护的验证系统，其特征在于，所述32位ahb主机代理组件和所述64位ahb主机代理组件均包括驱动器、监视器和接口，所述驱动器用于在所述端口连接及驱动函数的驱动下通过接口按总线协议的时序要求发送端到端访问请求至主设备的输出端口，所述监视器用于监控传输中所述主设备接收到的总线响应信号，检查当前访问中主从设备的ecc模块能否正确对所接收到数据的1bit错误进行纠错和2bit错误进行检错。
3.一种系统芯片中端到端访问ecc保护的验证方法，其特征在于，应用于一种系统芯片中端到端访问ecc保护的验证系统，所述验证系统包括基于uvm验证方法学的顶层文件，所述顶层文件用于初始化验证系统并启动测试用例；所述顶层文件包括基于测试用例基类扩展的测试用例、基于verilog语言及ahb协议开发的端口连接及驱动函数、32位ahb主机代理组件、64位ahb主机代理组件以及基于被测系统芯片的设计代码例化的系统芯...
【专利技术属性】
技术研发人员：卫元，冷勇，冯华，刘功哲，陈洁，
申请(专利权)人：上海芯钛信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。