System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 解码电路、数据处理方法、芯片及设备技术_技高网

解码电路、数据处理方法、芯片及设备技术

技术编号:44602465 阅读:4 留言:0更新日期:2025-03-14 12:56
本申请公开了解码电路、数据处理方法、芯片及设备,属于电子技术领域。解码电路包括的第一统计单元用于根据解码单元至少一次解码使用的数据量统计第一数据总量,解码单元每次解码使用的数据量不固定;解码电路还包括的缓存单元用于在第一数据总量满足移除条件的情况下,从所存储的数据中移除已解码的第一数据,第一数据的长度为第一位宽;获取长度为第一位宽的待解码的第二数据,存储第二数据。在第一数据总量满足移除条件的情况下,才移除存储的第一数据,数据移除的频率低,电路功耗低。即使解码使用的数据量不固定,缓存单元移除的第一数据的长度均为固定的第一位宽,用于移除固定位宽的第一数据的缓存单元的设计复杂度低。

【技术实现步骤摘要】

本申请实施例涉及电子,特别涉及一种解码电路、数据处理方法、芯片及设备


技术介绍

1、在电子
中,熵编码是指编码过程中按熵原理进行的无损编码方法。在对数据进行熵编码的过程中,对出现频次低的数据采用长码流编码,对出现频次高的数据采用短码流编码。由于熵编码的过程中会基于数据的出现频次采用不同长度的码流进行编码,熵编码得到的多个编码结果的数据量不一致,则解码电路在解码过程中使用的数据量也不一致。


技术实现思路

1、本申请实施例提供了一种解码电路、数据处理方法、芯片及设备,可用于在解码使用的数据量存在区别的情况下,缓存待解码的数据。技术方案如下:

2、一方面,本申请实施例提供了一种解码电路,所述解码电路包括第一统计单元、缓存单元和解码单元,所述第一统计单元和解码单元连接,所述缓存单元和所述解码单元连接;

3、所述解码单元,用于读取所述缓存单元存储的数据,解码所读取的数据,解码单元每次解码的数据量不固定;

4、所述第一统计单元,用于根据所述解码单元至少一次解码使用的数据量统计第一数据总量;

5、所述缓存单元,用于在所述第一数据总量满足移除条件的情况下,从所存储的数据中移除已解码的第一数据,所述第一数据的长度为第一位宽;

6、所述缓存单元,还用于从外界存储模块中获取长度为所述第一位宽的待解码的第二数据,存储所述第二数据。

7、在一种可能的实现方式中,所述第一统计单元,还用于在所述第一数据总量满足移除条件的情况下,向所述缓存单元发送标识信息;

8、所述缓存单元,用于基于所述标识信息确定所述第一数据总量满足移除条件。

9、在一种可能的实现方式中,所述第一统计单元,用于接收所述解码单元发送的第一指示数据,所述第一指示数据指示所述解码单元在当前时刻结束的解码中使用的第一数据量;

10、根据所述第一数据量和第二数据量确定所述第一数据总量,所述第二数据量基于所述解码单元在历史时刻结束的解码中使用的数据量确定。

11、在一种可能的实现方式中,所述第一统计单元包括算术单元和触发单元;

12、所述算术单元,用于接收所述触发单元发送的指示所述第二数据量的第二指示数据和所述解码单元发送的所述第一指示数据,并根据所述第一数据量和所述第二数据量计算得到所述第一数据总量,并向所述触发单元发送指示所述第一数据总量的数据;

13、所述触发单元,用于存储所述算术单元发送的指示所述第一数据总量的数据;

14、所述算术单元,还用于在所述解码单元完成下一次解码时,对所述触发单元存储的第一数据总量进行更新。

15、在一种可能的实现方式中,所述第一数据总量包括第一总量,所述第一总量指示所述缓存单元存储的已解码的数据的数据量,所述移除条件包括所述第一总量大于所述第一位宽;

16、或者,所述第一数据总量包括第二总量,所述第二总量指示缓存单元存储的未解码的数据的数据量,所述移除条件包括所述第二总量小于第二位宽,所述第二位宽为所述缓存单元的总内存量和所述第一位宽的差值。

17、在一种可能的实现方式中,所述解码电路还包括控制单元;

18、所述控制单元,用于在所述第一数据总量满足移除条件的情况下,控制所述缓存单元接收待解码的所述第二数据。

19、在一种可能的实现方式中,所述解码电路还包括第二统计单元,所述第二统计单元,用于根据所述解码单元至少一次解码使用的数据量统计第二数据总量,所述第二数据总量指示所述缓存单元存储的已解码的数据的数据量;

20、所述缓存单元,还用于根据所述第二数据总量从所存储的数据中确定待解码的第三数据,将所述第三数据发往所述解码单元。

21、在一种可能的实现方式中,在所述第一数据总量满足移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量和所述第一位宽之间的差值。

22、在一种可能的实现方式中,在所述第一数据总量未满足移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量。

23、另一方面,提供了一种数据处理方法,方法包括:

24、获取待解码的数据,并对所述待解码的数据进行解码,其中,每次解码的数据量不固定;

25、根据至少一次解码使用的数据量统计第一数据总量;

26、在所述第一数据总量满足移除条件的情况下,从所存储的存在解码需求的数据中移除已解码的第一数据,所述第一数据的长度为第一位宽;

27、从外界存储模块中获取长度为所述第一位宽的待解码的第二数据,存储所述第二数据。

28、在一种可能的实现方式中,所述根据至少一次解码使用的数据量统计第一数据总量,包括:

29、获取在当前时刻结束的解码中使用的第一数据量;

30、根据所述第一数据量和第二数据量确定所述第一数据总量,所述第二数据量基于在历史时刻结束的解码中使用的数据量确定。

31、在一种可能的实现方式中,所述第一数据总量包括第一总量,所述第一总量指示存储的已解码的数据的数据量,所述移除条件包括所述第一总量大于所述第一位宽;

32、或者,所述第一数据总量包括第二总量,所述第二总量指示存储的未解码的数据的数据量,所述移除条件包括所述第二总量小于第二位宽,所述第二位宽为存储的数据的总量和所述第一位宽的差值。

33、在一种可能的实现方式中,所述方法还包括:

34、根据所述至少一次解码使用的数据量统计第二数据总量,所述第二数据总量指示存储的已解码的数据的数据量;

35、根据所述第二数据总量从所存储的数据中确定待解码的第三数据。

36、在一种可能的实现方式中,在所述第一数据总量满足所述移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量和所述第一位宽之间的差值。

37、在一种可能的实现方式中,在所述第一数据总量未满足所述移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量。

38、另一方面,提供了一种电子设备,所述电子设备包括解码电路和存储模块,解码电路用于执行上述任一种可能的实现方式中的数据处理方法,从存储模块中读取第二数据。

39、在一种可能的实现方式中,存储模块包括sram(static randomaccess memory,静态随机存取存储器)。

40、另一方面,提供了一种芯片,芯片包括解码电路,解码电路用于执行上述任一种可能的实现方式中的数据处理方法。

41、本申请提供的技术方案至少带来如下有益效果:

42、通过第一统计单元对解码单元解码使用的数据量进行统计,并在第一数据总量满足移除条件的情况下,才移除存储的第一数据,数据移除的频率低,减少了解码电路的工作时间,功耗低。并且,即使解码单元在每次解码使用的数据量不固定,解码电路应用于不定长解码的场景,缓存单元每一次移除都是定长移除,本文档来自技高网...

【技术保护点】

1.一种解码电路,其特征在于,所述解码电路包括第一统计单元、缓存单元和解码单元;

2.根据权利要求1所述的电路,其特征在于,所述第一统计单元,用于接收所述解码单元发送的第一指示数据,所述第一指示数据指示所述解码单元在当前时刻结束的解码中使用的第一数据量;

3.根据权利要求2所述的电路,其特征在于,所述第一统计单元包括算术单元和触发单元;

4.根据权利要求1-3任一所述的电路,其特征在于,所述第一数据总量包括第一总量,所述第一总量指示所述缓存单元存储的已解码的数据的数据量,所述移除条件包括所述第一总量大于所述第一位宽;

5.根据权利要求1-3任一所述的电路,其特征在于,所述解码电路还包括控制单元;

6.根据权利要求1-3任一所述的电路,其特征在于,所述解码电路还包括第二统计单元,所述第二统计单元,用于根据所述解码单元至少一次解码使用的数据量统计第二数据总量,所述第二数据总量指示所述缓存单元存储的已解码的数据的数据量;

7.根据权利要求6所述的电路,其特征在于,在所述第一数据总量满足移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量和所述第一位宽之间的差值;

8.一种数据处理方法,其特征在于,所述方法包括:

9.根据权利要求8所述的方法,其特征在于,所述根据至少一次解码使用的数据量统计第一数据总量,包括:

10.根据权利要求8或9所述的方法,其特征在于,所述第一数据总量包括第一总量,所述第一总量指示存储的已解码的数据的数据量,所述移除条件包括所述第一总量大于所述第一位宽;

11.根据权利要求8或9所述的方法,其特征在于,所述方法还包括:

12.根据权利要求11所述的方法,其特征在于,在所述第一数据总量满足所述移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量和所述第一位宽之间的差值;

13.一种电子设备,其特征在于,包括解码电路和存储模块,所述解码电路用于执行如权利要求8至12任一所述的数据处理方法,从所述存储模块中读取第二数据。

14.根据权利要求13所述的设备,其特征在于,所述存储模块包括静态随机存取存储器SRAM。

15.一种芯片,其特征在于,所述芯片包括解码电路,所述解码电路用于执行如权利要求8至12任一所述的数据处理方法。

...

【技术特征摘要】

1.一种解码电路,其特征在于,所述解码电路包括第一统计单元、缓存单元和解码单元;

2.根据权利要求1所述的电路,其特征在于,所述第一统计单元,用于接收所述解码单元发送的第一指示数据,所述第一指示数据指示所述解码单元在当前时刻结束的解码中使用的第一数据量;

3.根据权利要求2所述的电路,其特征在于,所述第一统计单元包括算术单元和触发单元;

4.根据权利要求1-3任一所述的电路,其特征在于,所述第一数据总量包括第一总量,所述第一总量指示所述缓存单元存储的已解码的数据的数据量,所述移除条件包括所述第一总量大于所述第一位宽;

5.根据权利要求1-3任一所述的电路,其特征在于,所述解码电路还包括控制单元;

6.根据权利要求1-3任一所述的电路,其特征在于,所述解码电路还包括第二统计单元,所述第二统计单元,用于根据所述解码单元至少一次解码使用的数据量统计第二数据总量,所述第二数据总量指示所述缓存单元存储的已解码的数据的数据量;

7.根据权利要求6所述的电路,其特征在于,在所述第一数据总量满足移除条件的情况下,所述第三数据的最低位的值等于所述第二数据总量...

【专利技术属性】
技术研发人员:田维军尚安明方蟾金炯来
申请(专利权)人:北京奕斯伟计算技术股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1