【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种具有异质结的si/sic mos器件及制作方法。
技术介绍
1、碳化硅(sillicon carbide，sic)作为一种第三代宽禁带半导体材料，具有高临界击穿电场强度、高电子饱和漂移速率和高热导率等优异性能，使其成为制作大功率、高温、高频和抗辐照器件的理想材料。sic mos（mosfet，金属氧化物半导体场效应晶体管）器件等碳化硅功率器件具有通态电阻低、开关速度快、热导率高等性能优势，能够在电力转换过程中大幅降低能量损失，提高系统效率。因此，碳化硅功率器件在工业自动化、5g通信、电动汽车和可再生能源发电等场合中已取得广泛应用。
2、其中，器件的低导通电阻和大电流处理能力的特性在实际应用中最为关键，直接影响电力转换，以及传输系统的效率、尺寸、成本和可靠性。低导通电阻是指在导通状态下流过器件的电流所遭遇的阻力较小，这会显著降低功耗和发热，提高整个系统的能效。在电动汽车、太阳能逆变器、工业电机驱动等应用中，器件和系统能效的提升直接转化为更长的续航、更高的能源产出比或更低的运行成本。
3、然而，现有的sic mos器件的sic存在沟道迁移率较低的劣势，这会使得器件的导通电阻无法进一步下降，且sic的击穿电压波动较大，使得通过sic形成的低压器件的稳定性差。
技术实现思路
1、本申请实施例通过提供一种具有异质结的si/sic mos器件及制作方法，解决了现有技术中sic mos器件的sic存在沟道迁移率较低的劣势，使得器件的导通电
2、第一方面，本专利技术实施例提供一种具有异质结的si/sic mos器件，包括：硅衬底、硅区、碳化硅区和栅极区；
3、所述硅区，位于所述硅衬底之上，用于实现所述器件的高沟道迁移率；
4、所述碳化硅区，位于所述硅区之上，用于使所述器件具有高击穿电压，以及在零栅压下，还具有低击穿电压的状态；
5、所述栅极区在垂直方向上贯穿所述碳化硅区，所述栅极区的底部位于所述硅区中。
6、优选的，所述硅区包括：硅外延层、p型基区和n+型有源区；
7、所述硅外延层位于所述硅衬底之上；
8、所述p型基区和所述n+型有源区均位于所述硅外延层中，且所述p型基区的上表面、所述n+型有源区的上表面和所述硅外延层的上表面位于同一水平面；
9、所述p型基区呈间隔分布；
10、所述p型基区和所述n+型有源区一一对应设置，且所述n+型有源区位于所述p型基区中。
11、优选的，所述p型基区的间隔距离范围为0.6-3um。
12、优选的，所述碳化硅区包括：p区、p型阱区和n型有源区；
13、所述n型有源区与所述n+型有源区一一对应设置，且所述n型有源区位于所述n+型有源区之上；所述n型有源区位于所述栅极区的周围，且所述n型有源区与所述栅极区相接触；
14、所述p区与所述p型基区一一对应设置，且所述p区位于所述p型基区之上；所述p区位于所述n型有源区的远离所述栅极区的一侧，且所述p区与所述n型有源区相接触；
15、所述p型阱区位于所述p区和所述n型有源区中，所述p型阱区与所述栅极区之间在水平方向上存在贴合距离。
16、优选的，所述贴合距离的范围为50nm-150nm。
17、优选的，所述栅极区包括：栅极沟槽、栅极氧化层和栅极多晶硅；
18、所述栅极沟槽在垂直方向上贯穿所述碳化硅区，所述栅极沟槽的底部位于所述硅区中；
19、所述栅极氧化层位于所述栅极沟槽内的底壁和侧壁上，还位于所述栅极沟槽的开口之上；
20、所述栅极多晶硅位于所述栅极氧化层在所述栅极沟槽内形成的空间中。
21、优选的，还包括：源极金属层；所述源极金属层位于所述碳化硅区之上，且所述源极金属层覆盖所述碳化硅区和所述栅极区。
22、优选的，所述n+型有源区的掺杂浓度为1e18/cm3-1e19/cm3，所述n型有源区的掺杂浓度为1e17/cm3-1e18/cm3。
23、优选的，所述硅衬底和所述硅外延层的导电类型为n型。
24、基于同一专利技术构思，第二方面，本专利技术还提供一种具有异质结的si/sic mos器件的制作方法，用于制作如第一方面所述的具有异质结的si/sic mos器件，该制作方法包括：
25、在硅衬底之上形成硅区，所述硅区用于实现所述器件的高沟道迁移率；
26、在所述硅区之上形成碳化硅区，所述碳化硅区用于使所述器件具有高击穿电压，以及在零栅压下，还具有低击穿电压的状态；
27、在所述硅区和所述碳化硅区中形成栅极区，所述栅极区在垂直方向上贯穿所述碳化硅区，所述栅极区的底部位于所述硅区中。
28、本专利技术实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
29、本专利技术实施例的si/sic mos器件的结构为下半部分为硅si材料形成的硅si区与上半部分为碳化硅sic材料形成的碳化硅sic区的异质结结构。其中，栅极区在垂直方向上贯穿碳化硅区，栅极区的底部位于硅区中。硅区为传统平面栅mos结构，碳化硅区为沟槽型超结结构。因此，硅区的导电沟道为si材料，使得沟道迁移率很高，进而降低器件的导通电阻。碳化硅区使用sic材料，稳定电荷平衡，提升器件的击穿电压。此外，通过此异质结结构，使器件具有正栅偏导通（即正向导通的开关特性）、栅极0v低压击穿（即在零栅压下，低击穿电压的状态）和栅极负压（即负栅偏高压关断）的三种不同状态的开关特性，又能作为传统sic mos器件使用。并且，本专利技术实施例的器件虽为高压器件，但器件还有低击穿电压状态，能用于对回路中电流做泄放，将异常过电压钳制在较低水平，低击穿电压的不会导致本专利技术实施例的器件损坏。如此，通过本专利技术实施例的器件结构，增加了低压条件下的使用功能，增强器件在低压条件下的使用稳定性。
本文档来自技高网...【技术保护点】
1.一种具有异质结的Si/SiC MOS器件，其特征在于，包括：硅衬底、硅区、碳化硅区和栅极区；
2.如权利要求1所述的器件，其特征在于，所述硅区包括：硅外延层、P型基区和N+型有源区；
3.如权利要求2所述的器件，其特征在于，所述P型基区的间隔距离范围为0.6-3um。
4.如权利要求2所述的器件，其特征在于，所述碳化硅区包括：P区、P型阱区和N型有源区；
5.如权利要求4所述的器件，其特征在于，所述贴合距离的范围为50nm-150nm。
6.如权利要求1所述的器件，其特征在于，所述栅极区包括：栅极沟槽、栅极氧化层和栅极多晶硅；
7.如权利要求1所述的器件，其特征在于，还包括：源极金属层；所述源极金属层位于所述碳化硅区之上，且所述源极金属层覆盖所述碳化硅区和所述栅极区。
8.如权利要求4所述的器件，其特征在于，所述N+型有源区的掺杂浓度为1e18/cm3-1e19/cm3，所述N型有源区的掺杂浓度为1e17/cm3-1e18/cm3。
9.如权利要求2所述的器件，其特征在于，所述硅衬
10.一种具有异质结的Si/SiC MOS器件的制作方法，其特征在于，用于制作如权利要求1-9中任一权利要求所述的具有异质结的Si/SiC MOS器件，所述方法包括：
...【技术特征摘要】
1.一种具有异质结的si/sic mos器件，其特征在于，包括：硅衬底、硅区、碳化硅区和栅极区；
2.如权利要求1所述的器件，其特征在于，所述硅区包括：硅外延层、p型基区和n+型有源区；
3.如权利要求2所述的器件，其特征在于，所述p型基区的间隔距离范围为0.6-3um。
4.如权利要求2所述的器件，其特征在于，所述碳化硅区包括：p区、p型阱区和n型有源区；
5.如权利要求4所述的器件，其特征在于，所述贴合距离的范围为50nm-150nm。
6.如权利要求1所述的器件，其特征在于，所述栅极区包括：栅极沟槽、栅极氧化层和栅极多晶硅；
...【专利技术属性】
技术研发人员：杨啸，杨承晋，刘涛，兰华兵，
申请(专利权)人：深圳市森国科科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。