System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种基于图神经网络的EDA多层设计规则检查系统与方法技术方案_技高网

一种基于图神经网络的EDA多层设计规则检查系统与方法技术方案

技术编号:44569520 阅读:8 留言:0更新日期:2025-03-11 14:28
本发明专利技术公开了一种基于图神经网络的EDA多层设计规则检查系统与方法,用于集成电路设计的高效和精确设计规则检查。该系统将待检测模型,即集成电路版图中的各类多边形作为图神经网络的节点,节点向量将包含对象的坐标、面积、形状等几何信息,边向量则根据节点之间的相邻关系获取。系统有多层设计规则检查,将待检测模型转化为图结构输入神经网络,神经网络可以生成多种层次的检测结果,辅助设计者进行不同速度不同精度的DRC检测。本发明专利技术的系统和方法显著提升了设计规则检查的效率和准确性,通过层次化检查缩短了设计周期,具有重要的工业应用价值和市场潜力。

【技术实现步骤摘要】

本专利技术涉及电子设计自动化,特别的说,涉及一种基于图神经网络的eda(电子设计自动化)多层设计规则检查系统与方法。


技术介绍

1、在半导体行业的集成电路设计领域,设计规则检查(drc)是确保设计布局能够满足特定制造工艺标准的一个关键环节。随着技术节点的进一步细化,设计规则变得更加繁复,这对drc工具的效率和准确性提出了更为严格的要求。传统的drc技术,通常建立在一系列固定规则和逻辑运算之上,已然难以满足当前快速发展的工艺需求和日益扩大的设计规模。这些传统技术在处理日益复杂的设计规则时,不仅效率低下,而且扩展困难,这在一定程度上阻碍了设计创新和快速迭代的进程。

2、随着技术节点的缩减,行业面临多重挑战:首先,设计规则的数量和复杂性急剧上升,传统的drc方法在处理这些规则时显得捉襟见肘;其次,为了快速响应市场对产品快速迭代的需求,drc检查的速度亟需提升;最后,设计规模的增长也导致了对计算资源需求的增加,传统drc技术在资源消耗方面显得不够经济。

3、在这样的行业背景下,电子设计自动化(eda)领域迫切需要一种创新的drc解决方案,它不仅能够提供精确的检查结果,还能显著提高检查速度,缩短设计流程时间,并有效降低对计算资源的消耗。这正是本专利技术所要攻克的技术难题。


技术实现思路

1、针对上述现有技术的不足,本专利技术的目的在于提供一种基于图神经网络的eda多层设计规则检查系统与方法,以满足高效与精准的多元需求。本专利技术通过引入图神经网络技术,可以产生多层不同效率不同精度的检测报告,显著提升了drc检查的效率,同时采用gpu高精度检测方法,确保了该系统的准确性,为集成电路设计领域带来具有创新性的自动化设计规则检查方案。

2、本专利技术通过图神经网络提供的两种任务模式:图级任务、节点级与边级任务,并结合了精确gpu检测算法,提供了一个多层次检查模式。本专利技术的技术方案具体介绍如下。

3、本专利技术提供一种基于图神经网络的eda多层设计规则检查系统,其运用图神经网络的特性,对待测模型——即集成电路版图进行多种层级的检测;其包括数据准备模块、初级违规判断模块和高级违规定位模块;其中:

4、数据准备模块,收集历史合规设计中的版图数据,通过微扰得到合规与违规的设计布局,并将设计布局转化为图结构数据,获得全局向量、节点向量和边向量;其中:版图设计布局中的单个几何多边形作为图神经网络的节点,节点向量包含几何多边形的几何信息,边向量则根据节点之间的相邻关系获取;

5、初级违规判断模块,基于全局向量,通过汇聚所有节点所代表的多边形以及代表这些多边形相邻关系的边,利用图神经网络快速生成图级检测结果,通过输出层判断设计布局中是否存在错误与可能错误类型;

6、高级违规定位模块,基于节点向量和边向量,利用图神经网络进行节点级与边级推理任务,针对初步检测中存在错误的设计布局,进一步判断其违规位置与违规类型;图神经网络输出的图中,节点数据对应多边形自身的违规类型,边数据对应多边形之间的违规冲突。

7、本专利技术中,数据准备模块中,按顺序将多边形的坐标、几何形状、面积数据进行编码,形成向量,经由预训练的嵌入模型,进行线性变换,将输入数据转化为适配图神经网络的向量格式。

8、本专利技术中,图神经网络中,相连节点间根据其对应的多边形之间的距离进行权值分配与信息聚合;具体来说,对于图神经网络,其每个节点均代表一个输入向量,当该节点所对应的向量输入下一个神经层时,为了将图结构的相连特性纳入神经网络的计算范畴,网络将该节点的相邻节点向量聚合运算,相邻节点根据节点坐标距离进行加权,并对聚合权值归一化,保证节点向量不因为图中不同节点的节点度不同而产生数值差异。

9、本专利技术中,初级违规判断模块中的图神经网络包含一个输入层、一个隐含层和一个输出层;高级违规定位模块中的图神经网络包含一个输入层、三个隐含层和一个输出层。

10、本专利技术中,初级违规判断模块中的图神经网络包含一个输入层、一个隐含层和一个输出层;高级违规定位模块中的图神经网络包含一个输入层、三个隐含层和一个输出层。

11、本专利技术中,还包括高精度违规检测模块;所述高精度违规检测模块根据设计者需求,对特定部位使用gpu并行算法进行精细违规检测;具体方法如下:

12、根据高级违规定位模块定位的图结构中的违规节点或违规边,根据映射关系锁定其在原布局图上的坐标,中央处理器cpu将布局的几何信息与违规坐标传入图形处理器gpu,gpu读取全部违规坐标,并行执行多边形检查,将结果传回cpu,进行可视化展示。

13、本专利技术中,gpu并行算法包括线段相交算法、多边形布尔算法或扫描线算法。

14、本专利技术还提供一种基于图神经网络的eda多层设计规则检查方法,包括以下步骤:

15、步骤一:利用初级违规判断模块进行图级判断任务,确认整个设计布局是否存在drc违规;

16、步骤二:对于检测到drc违规的设计布局,使用高级违规定位模块进行详细分析,得到违规节点与违规边,以及潜在违规类型;

17、步骤三:对于需要高精度判断的设计,或者芯片后端设计师对检测结果不满意时,调用高精度违规检测模块进行深入分析,得到违规分析报告。

18、与现有技术相比,本专利技术具备以下优点:

19、高效率:初级违规判断模型能够快速完成整体布局设计中的drc违规判断,为设计者提供一个整体判断的视角与快速反复验证的方法。

20、高精度:高级违规定位模块与高精度违规检测模块都可以对布局进行高精度的drc检查。

21、灵活性:设计师可以基于设计需求和个人偏好,选择不同级别的drc检查系统,平衡检查速度和精度。

本文档来自技高网...

【技术保护点】

1.一种基于图神经网络的EDA多层设计规则检查系统,其特征在于,其运用图神经网络的特性,对待测模型——即集成电路版图进行多种层级的检测;其包括数据准备模块、初级违规判断模块和高级违规定位模块;其中:

2.根据权利要求1所述的EDA多层设计规则检查系统,其特征在于,数据准备模块中,按顺序将多边形的坐标、几何形状、面积数据进行编码,形成向量,经由预训练的嵌入模型,进行线性变换,将输入数据转化为适配图神经网络的向量格式。

3.根据权利要求1所述的EDA多层设计规则检查系统,其特征在于,图神经网络中,相连节点间根据其对应的多边形之间的距离进行权值分配与信息聚合。

4.根据权利要求1所述的EDA多层设计规则检查系统,其特征在于,初级违规判断模块中的图神经网络包含一个输入层、一个隐含层和一个输出层;高级违规定位模块中的图神经网络包含一个输入层、三个隐含层和一个输出层。

5.根据权利要求1所述的EDA多层设计规则检查系统,其特征在于,还包括高精度违规检测模块;所述高精度违规检测模块针对高级违规定位模块中定位到的错误信息,使用GPU并行算法进行针对性的检测;具体方法如下:

6.根据权利要求5所述的EDA多层设计规则检查系统,其特征在于,GPU并行算法包括线段相交算法、多边形布尔算法或扫描线算法。

7.一种基于权利要求1~6之一所述的EDA多层设计规则检查系统的检查方法,其特征在于,包括以下步骤:

...

【技术特征摘要】

1.一种基于图神经网络的eda多层设计规则检查系统,其特征在于,其运用图神经网络的特性,对待测模型——即集成电路版图进行多种层级的检测;其包括数据准备模块、初级违规判断模块和高级违规定位模块;其中:

2.根据权利要求1所述的eda多层设计规则检查系统,其特征在于,数据准备模块中,按顺序将多边形的坐标、几何形状、面积数据进行编码,形成向量,经由预训练的嵌入模型,进行线性变换,将输入数据转化为适配图神经网络的向量格式。

3.根据权利要求1所述的eda多层设计规则检查系统,其特征在于,图神经网络中,相连节点间根据其对应的多边形之间的距离进行权值分配与信息聚合。

4.根据权利要求1所述的eda多层设计...

【专利技术属性】
技术研发人员:李小南张江江俞磊
申请(专利权)人:上海芯轫科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1