【技术实现步骤摘要】
本专利技术属于集成电路，更具体地说，尤其涉及一种基于多商品流的同步逃逸布线方法、装置及介质。
技术介绍
1、布线作为pcb设计中重要的一环，对设计周期以及系统的可靠性都有着重要的影响。bga是一种应用十分广泛的芯片封装方式，通常是引脚阵列的形式，逃逸布线主要针对bga布线的场景，需要确定bga内部的焊盘到边界的逃逸路径，是pcb布线流程中一个重要的阶段。同步逃逸布线是逃逸布线的一种细化场景，是存在多个bga的协同布线问题，两个bga间的逃逸顺序需要匹配以避免bga之间线网的交叉，逃逸顺序将影响bga内部线网的逃逸路径以及最终的布线结果，甚至原本有解的问题变得无解。
2、现有的同步逃逸布线方法，通常划分为逃逸顺序的确定和布线路径的完成两个步骤。若先对第一个bga进行无序逃逸，并将第二个bga进行有序逃逸进而匹配第一个bga的顺序，那么第二个bga将大概率逃逸失败。若先确定逃逸顺序，进而对两个bga进行有序逃逸，最终布线的质量在很大程度上受前一步确定的逃逸顺序的影响，甚至可能使得同步逃逸布线失败，同时高质量的逃逸顺序耗费大量的时间成本。因此，需要方法同时考虑逃逸顺序和布线路径并在同一步中完成同步逃逸布线。
技术实现思路
1、本部分的目的在于概述本专利技术的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部分、说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围。
3、为解决上述技术问题，本专利技术提供如下技术方案：
4、本专利技术实施例提供了一种基于多商品流的同步逃逸布线方法，包括：基于芯片网格引脚阵列，创建gpa布线图graph，根据缺失引脚的阵列，创建不规则引脚阵列布线图graph；
5、根据所述创建的gpa布线图graph，创建同步逃逸布线中逃逸边界节点node；
6、根据所述创建逃逸边界节点node，对同步逃逸整体布线图graph进行创建；
7、根据所述创建同步逃逸整体布线图graph，创建基于多商品流的同步逃逸布线模型；
8、通过对所述同步逃逸布线模型进行求解，得到布线结果，设计同步逃逸布线中分组同层的约束；
9、对所述同步逃逸布线模型的布线路径进行优化，根据优化结果对同步逃逸布线进行加速。
10、作为本专利技术所述基于多商品流的同步逃逸布线方法的一种优选方案，其中：所述基于芯片网格引脚阵列，创建gpa布线图graph，根据缺失引脚的阵列，创建不规则引脚阵列布线图graph，包括：
11、根据gpa引脚pin排列特点，将gpa每四个相邻的引脚pin作为块tile，将同步逃逸布线的线宽和线间距约束转换为块tile的容量约束，并对gpa划分相邻容量和对角容量；
12、在块tile中创建与容量约束对应的中间节点node与边edge，并在相邻的块tile对应的节点node间创建边edge；
13、根据缺失引脚与待连接引脚或其它引脚的位置关系，提出三种缺失引脚基本类型，完成对引脚阵列布线图的改进，以充分利用布线资源。
14、作为本专利技术所述基于多商品流的同步逃逸布线方法的一种优选方案，其中：所述根据创建的布线图graph，创建同步逃逸布线中逃逸边界节点node，包括：
15、对于位于网格引脚阵列gpa逃逸边界boundary处的块tile，创建与块tile的中间节点对应的逃逸边界节点node，并将所述中间节点与节点node互连。
16、作为本专利技术所述基于多商品流的同步逃逸布线方法的一种优选方案，其中：所述根据所述创建逃逸边界节点node，对同步逃逸整体布线图graph进行创建，包括：
17、判断左右两个bga的逃逸边界节点与待连接引脚的数量关系：
18、当两者的逃逸边界节点数量均大于待连接的引脚数量时，首先将逃逸边界节点node按顺时针或逆时针的规则排序，将左侧bga的全部逃逸边界节点作为第一列，并创建比当前列节点数量少一列的虚拟节点作为下一列；
19、同时创建当前列的第i与第i+1个节点node到下一列第i个虚拟节点node的虚拟边edge，直到当前列的虚拟节点数量与右侧bga的逃逸边界节点数量相同；
20、最后在这一列第j个虚拟节点与右侧bga的第j个逃逸边界节点间创建虚拟边edge，完成整体布线图graph的创建。
21、作为本专利技术所述基于多商品流的同步逃逸布线方法的一种优选方案，其中：所述根据所述创建同步逃逸整体布线图graph，创建基于多商品流的同步逃逸布线模型，包括：
22、确定决策变量x(n,e)的取值范围为0或1；
23、决策变量取1时，代表线网n使用了布线图graph中边e进行布线；
24、决策变量取0时，代表线网n布线时没使用边e；
25、同时n的取值范围为所有的线网，e的取值范围是布线图中所有的有向边。
26、作为本专利技术所述基于多商品流的同步逃逸布线方法的一种优选方案，其中：所述通过对所述同步逃逸布线模型进行求解，得到布线结果，设计同步逃逸布线中分组同层的约束，包括：
27、确定优化目标为最小化总线长，避免在线网的布线路径中产生环，通过对模型的求解，得到布线结果；
28、在多商品流的流需求约束、流守恒约束和边edge容量约束的基础上添加节点node容量约束，限制节点node的总使用量不超过节点的容量上限，避免线网布线路径的交叉；
29、在引脚所在顶层的下方创建底层布线图graph，同时为待连接引脚分配作为整体布线图中的边edge的通孔via，通孔via连接顶层布线图的节点node与底层的节点node；
30、通过添加位于同一分组的任意两条线网n，使用通孔via数量总和相等的约束条件，实现分组同层约束，同时为线网n指定候选通孔via集合；
31、若通孔不在线网n的候选通孔集合中，则在模型中添加对应的决策变量为0的约束条件。
32、作为本专利技术所述基于多商品流的同步逃逸布线方法的一种优选方案，其中：所述对所述同步逃逸布线模型的布线路径进行优化，根据优化结果对同步逃逸布线进行加速，包括：
33、以布线图graph中节点node为对象，在优化目标中加入节点node处入边与出边的角度有关的项，并通过添加新的决策变量的方式使得优化目标由二次项成为一次项，完成线性化转换，实现路径弯折最小化；
34、将线网n起点和终点的直接连线作为启发边edge，对布线图graph中边edge在基本代价的基础上，添加与启发边距离和角度有关的启发代价，完成对优化目标函数的改进，实现布线加速。
35、一种基于多商品流的同步逃逸布线装置，其特征在于，包括：
36、bga本文档来自技高网...
【技术保护点】
1.一种基于多商品流的同步逃逸布线方法，其特征在于，包括：
2.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述基于芯片网格引脚阵列，创建GPA布线图graph，根据缺失引脚的阵列，创建不规则引脚阵列布线图graph，包括：
3.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述根据创建的布线图graph，创建同步逃逸布线中逃逸边界节点node，包括：
4.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述根据所述创建逃逸边界节点node，对同步逃逸整体布线图graph进行创建，包括：
5.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述根据所述创建同步逃逸整体布线图graph，创建基于多商品流的同步逃逸布线模型，包括：
6.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述通过对所述同步逃逸布线模型进行求解，得到布线结果，设计同步逃逸布线中分组同层的约束，包括：
7.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在
8.一种基于多商品流的同步逃逸布线装置，其特征在于，包括：
9.一种计算设备，所述计算设备包括：
10.一种计算机可读存储介质，其包括指令，当其在计算机上运行时，使得计算机执行如权利要求1～7中的任一项所述的基于多商品流的同步逃逸布线方法的步骤。
...【技术特征摘要】
1.一种基于多商品流的同步逃逸布线方法，其特征在于，包括：
2.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述基于芯片网格引脚阵列，创建gpa布线图graph，根据缺失引脚的阵列，创建不规则引脚阵列布线图graph，包括：
3.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述根据创建的布线图graph，创建同步逃逸布线中逃逸边界节点node，包括：
4.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述根据所述创建逃逸边界节点node，对同步逃逸整体布线图graph进行创建，包括：
5.如权利要求1所述的基于多商品流的同步逃逸布线方法，其特征在于，所述根据所述创建同步逃逸整体布...
【专利技术属性】
技术研发人员：蒋历国，代文亮，邵贤，杨仕超，曹秉万，
申请(专利权)人：芯和半导体科技上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。