System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及半导体,具体地,涉及沟槽型肖特基二极管及其制备方法。
技术介绍
1、半导体
中,沟槽肖特基结构二极管由于其低漏电、低正向导通压降,具有低功耗的特性在能耗较高的领域被广泛应用。由于肖特基二极管只涉及多数载流子(电子),没有少数载流子(空穴),因此在反向偏置时,二极管的导电停止非常迅速,变化到阻断电流流动,展现出非常快速的响应。与平面肖特基二极管工艺不同,沟槽肖特基二极管引入了mos沟槽结构,因此能够提高肖特基二极管的反向阻断特性和降低反向漏电流,使其在高压和高频应用中表现出更好的性能。
2、同时,由于沟槽肖特基二极管具有沟槽结构,有效导电区域更小。因此在大电流条件下,电流密度较高,导通压降升高的幅度会比较明显,高电压等级的产品表现更显著,在大电流条件下高的导通压降导致损耗较高。因此,目前的沟槽型肖特基二极管及其制备方法仍有待改进。
技术实现思路
1、本申请旨在提供一种沟槽型肖特基二极管及其制备方法,调整传统的沟槽型肖特基二极管的p型掺杂区结构,以在肖特基二极管的终端并联一个pn结构,从而可以在压降大于0.7v时发生较为显著的空穴注入效应,使得导通特性加强,导通压降显著降低。同时p区通过合理的设计,还能够优化边缘电场,进而对提高产品击穿特性也有一定的帮助。
2、在本申请的一个方面,本申请提出了一种沟槽型肖特基二极管。该沟槽型肖特基二极管包括:第一导电类型衬底,所述第一导电类型衬底具有正面与背面;外延层,所述外延层位于所述第一导电类型衬底的正面,所
3、根据本申请的实施例,所述第一导电类型为n型,所述第二导电类型为p型。
4、根据本申请的实施例,所述第二导电类型掺杂区的宽度a为5-30微米。
5、根据本申请的实施例,所述第二导电类型掺杂区和与之最临近的一个沟槽结构之间的距离b为3-20微米。
6、根据本申请的实施例,所述沟槽结构的深度e以及所述第二导电类型掺杂区的深度d之间满足:
7、0.5×e<d<1.5×e。
8、根据本申请的实施例,所述沟槽结构的深度e大于所述第二导电类型掺杂区的深度d。
9、根据本申请的实施例,该沟槽型肖特基二极管进一步包括:正面金属电极层,所述正面金属电极层位于所述肖特基金属层上;以及背面金属电极层,所述背面金属电极层位于所述第一导电类型衬底背离所述外延层的一侧。
10、在本申请的又一方面,本申请提出了一种制备前面所述的沟槽型肖特基二极管的方法,该方法包括:提供具有外延层的第一导电类型衬底,所述外延层为第一导电类型;在所述外延层上形成多个沟槽,在所述沟槽内依次形成栅极氧化层以及多晶硅导电层,以形成多个沟槽结构;沉积形成隔离介质层,并对所述隔离介质层进行刻蚀处理,形成开孔以暴露至少部分所述外延层;对所述开孔处的所述外延层进行第二类型掺杂处理,以形成第二导电类型掺杂区;沉积肖特基金属层,并令所述肖特基金属层和所述第二导电类型掺杂区形成欧姆接触。
11、根据本申请的实施例,形成所述沟槽包括:在所述外延层上形成氧化物阻挡层,并涂布光刻胶,经曝光处理后,采用干法刻蚀形成所述沟槽。
12、根据本申请的实施例,形成所述多晶硅导电层包括:在所述沟槽内的所述栅极氧化层上淀积多晶硅并保证沟槽内部多晶硅完全填充,采用干法刻蚀去除表层部分多晶硅,使得多晶硅界面低于所述沟槽的顶部。
13、上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过以下的详细描述,本申请进一步的方面、实施方式和特征将会是容易明白的。
本文档来自技高网...【技术保护点】
1.一种沟槽型肖特基二极管,其特征在于,包括:
2.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型。
3.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述第二导电类型掺杂区的宽度a为5-30微米。
4.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述第二导电类型掺杂区和与之最临近的一个沟槽结构之间的距离b为3-20微米。
5.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述沟槽结构的深度e以及所述第二导电类型掺杂区的深度d之间满足:
6.根据权利要求5所述的沟槽型肖特基二极管,其特征在于,所述沟槽结构的深度e大于所述第二导电类型掺杂区的深度d。
7.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,进一步包括:
8.一种制备权利要求1-7任一项所述的沟槽型肖特基二极管的方法,其特征在于,包括:
9.根据权利要求8所述的方法,其特征在于,形成所述沟槽包括:在所述外延层上形成氧化物阻挡层,并涂布光刻胶,经曝光处理
10.根据权利要求8所述的方法,其特征在于,形成所述多晶硅导电层包括:在所述沟槽内的所述栅极氧化层上淀积多晶硅并保证沟槽内部多晶硅完全填充,采用干法刻蚀去除表层部分多晶硅,使得多晶硅界面低于所述沟槽的顶部。
...【技术特征摘要】
1.一种沟槽型肖特基二极管,其特征在于,包括:
2.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述第一导电类型为n型,所述第二导电类型为p型。
3.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述第二导电类型掺杂区的宽度a为5-30微米。
4.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述第二导电类型掺杂区和与之最临近的一个沟槽结构之间的距离b为3-20微米。
5.根据权利要求1所述的沟槽型肖特基二极管,其特征在于,所述沟槽结构的深度e以及所述第二导电类型掺杂区的深度d之间满足:
6.根据权利要求5所述的沟槽型肖特基二极管,其特...
【专利技术属性】
技术研发人员:徐林海,韩笑,陈辰,孟军,
申请(专利权)人:江苏新顺微电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。