System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 闪存器件的制备方法技术_技高网

闪存器件的制备方法技术

技术编号:44547749 阅读:1 留言:0更新日期:2025-03-11 14:12
本申请提供一种闪存器件的制备方法,在制备栅氧化层之前,对外围逻辑区露出的隔离结构表面进行至少两次离子倾斜注入工艺,以使外围逻辑区的隔离结构的两侧顶角(有源区边缘)与注入的掺杂离子完全接触,改善有源区边缘区域的离子浓度分布,Si‑掺杂离子构成的键中存在Si空位,空位有利于SiO<subgt;2</subgt;/Si界面上发生氧化反应,从而使得后续高温炉管氧化工艺制备栅氧化层的工艺中,隔离结构两侧顶角的栅氧化层的生长速度大于远离隔离结构顶角的衬底表面上的栅氧化层的生长速度,使得有源区边缘的栅氧化层生长增厚,进而减小有源区边缘处的电场分布,从而改善靠近隔离结构的两侧顶角的栅氧化层的形貌和轮廓以及器件的TDDB性能。

【技术实现步骤摘要】

本申请涉及半导体制造,具体涉及一种闪存器件的制备方法


技术介绍

1、在闪存器件的制备中,fg-first(先浮栅制备)技术路线因浮栅在最终的sti(浅沟槽隔离结构)之前制备形成,sti通常由隔离结构和衬垫氧化层组合构成,隔离结构表面的衬垫氧化层通常采用双层氧化层,但是这样容易使得存储区域的浮栅被氧化过多(被误氧化消耗)造成coupling ratio(耦合系数)减小,影响闪存器件的存储区器件的性能。

2、此外,若隔离结构表面的衬垫氧化层采用单层氧化层,会造成外围逻辑区域因隔离结构的顶角圆角化程度(corner rounding)不够,使得有源区边角区域的栅氧偏薄,容易造成有源区边缘的电场偏大,最终造成高压pmos(例如5vpmos)的tddb(与时间相关的电介质击穿)有失效的风险。


技术实现思路

1、本申请提供了一种闪存器件的制备方法,可以解决传统闪存器件制备工艺中,存储区的浮栅被过氧化影响耦合系数、外围区的有源区/隔离结构(浅沟槽隔离结构)的顶角位置的栅氧化层偏薄从而影响器件tddb性能等问题中的至少一个问题。

2、本申请实施例提供了一种闪存器件的制备方法,包括:

3、提供一衬底,所述衬底包含存储区和外围逻辑区,所述衬底表面依次形成有衬垫氧化层和浮栅材料层,其中,所述浮栅材料层、所述衬垫氧化层和部分厚度的所述衬底中形成有多个隔离结构;

4、刻蚀去除所述存储区的一定厚度的隔离结构,其中,所述存储区的剩余厚度的隔离结构凸出于所述衬底表面一定的高度;

5、形成ono介质层,所述ono介质层覆盖所述存储区的浮栅材料层和隔离结构,以及所述外围逻辑区的浮栅材料层和隔离结构;

6、刻蚀去除所述外围逻辑区的ono介质层、浮栅材料层、一定厚度的隔离结构和衬垫氧化层;

7、在所述存储区的ono介质层上以及所述外围逻辑区的衬底表面和隔离结构上涂覆光刻胶层;

8、在所述光刻胶层上定义用于离子注入的开口图形,得到图案化的光刻胶层,所述图案化的光刻胶层打开所述外围逻辑区的隔离结构;

9、以所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面进行至少两次离子倾斜注入工艺,以使所述外围逻辑区的隔离结构的两侧顶角均与注入的掺杂离子完全接触;

10、去除所述图案化的光刻胶层;以及

11、通过高温炉管氧化工艺在所述外围逻辑区的所述衬底表面形成栅氧化层,其中,靠近所述隔离结构两侧顶角的栅氧化层的厚度大于远离所述隔离结构顶角的栅氧化层的厚度。

12、可选的,在所述闪存器件的制备方法中,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面进行至少两次离子倾斜注入工艺的过程中,至少一次往左侧倾斜进行n型离子倾斜注入以及至少一次往右侧倾斜进行n型离子倾斜注入,以使所述外围逻辑区的隔离结构的左侧顶角和右侧顶角均与注入的掺杂离子完全接触。

13、可选的,在所述闪存器件的制备方法中,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面往左侧倾斜进行n型离子倾斜注入的过程中,倾斜角度为0°~15°;离子注入能量为8kev~15kev;离子注入剂量为1e13/cm2~1e15/cm2。

14、可选的,在所述闪存器件的制备方法中,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面往右侧倾斜进行n型离子倾斜注入的过程中,倾斜角度为0°~15°;离子注入能量为8kev~15kev;离子注入剂量为1e13/cm2~1e15/cm2。

15、可选的,在所述闪存器件的制备方法中,所述隔离结构两侧顶角的离子浓度大于所述隔离结构上表面的离子浓度。

16、可选的,在所述闪存器件的制备方法中,通过高温炉管氧化工艺在所述外围逻辑区的所述衬底表面形成栅氧化层的过程中,工艺温度为工艺温度为700℃~900℃,氧气的流量为1sccm~3sccm。

17、可选的,在所述闪存器件的制备方法中,靠近所述隔离结构两侧顶角的栅氧化层的厚度为远离所述隔离结构顶角的栅氧化层的厚度为

18、

19、可选的,在所述闪存器件的制备方法中,在通过高温炉管氧化工艺在所述外围逻辑区的所述隔离结构表面和所述衬底表面形成栅氧化层之后,所述闪存器件的制备方法还包括:

20、形成栅极材料层,所述栅极材料层覆盖所述外围逻辑区的栅氧化层、隔离结构和所述存储区的ono介质层;

21、刻蚀所述栅极材料层,定义所述外围逻辑区的栅极。

22、本申请技术方案,至少包括如下优点:

23、本申请提供一种闪存器件的制备方法,在制备栅氧化层之前,对外围逻辑区露出的隔离结构表面进行至少两次离子倾斜注入工艺,以使外围逻辑区的隔离结构的两侧顶角(有源区边缘)均与注入的掺杂离子完全接触,改善有源区边缘区域的离子浓度分布,si-掺杂离子(例如si-p)键中会存在si空位,空位有利于sio2/si界面上发生氧化反应,从而使得接下来的高温炉管氧化工艺制备栅氧化层的工艺中,隔离结构两侧顶角位置的栅氧化层的生长速度大于远离隔离结构顶角的衬底表面上的栅氧化层的生长速度,从而使得隔离结构的两侧顶角(有源区边缘)位置的栅氧化层生长增厚,进而减小有源区边缘处的电场分布(有源区边缘处的电场减弱),从而改善器件的tddb性能,以及改善靠近隔离结构的两侧顶角的栅氧化层的形貌和轮廓,即,改善最终的sti两侧顶角的形貌和轮廓。

本文档来自技高网...

【技术保护点】

1.一种闪存器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的闪存器件的制备方法,其特征在于,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面进行至少两次离子倾斜注入工艺的过程中,至少一次往左侧倾斜进行N型离子倾斜注入以及至少一次往右侧倾斜进行N型离子倾斜注入,以使所述外围逻辑区的隔离结构的左侧顶角和右侧顶角均与注入的掺杂离子完全接触。

3.根据权利要求2所述的闪存器件的制备方法,其特征在于,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面往左侧倾斜进行N型离子倾斜注入的过程中,倾斜角度为0°~15°;离子注入能量为8Kev~15Kev;离子注入剂量为1E13/cm2~1E15/cm2。

4.根据权利要求2所述的闪存器件的制备方法,其特征在于,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面往右侧倾斜进行N型离子倾斜注入的过程中,倾斜角度为0°~15°;离子注入能量为8Kev~15Kev;离子注入剂量为1E13/cm2~1E15/cm2。

5.根据权利要求1所述的闪存器件的制备方法,其特征在于,所述隔离结构两侧顶角的离子浓度大于所述隔离结构上表面的离子浓度。

6.根据权利要求1所述的闪存器件的制备方法,其特征在于,通过高温炉管氧化工艺在所述外围逻辑区的所述衬底表面形成栅氧化层的过程中,工艺温度为700℃~900℃,氧气的流量为1sccm~3sccm。

7.根据权利要求1所述的闪存器件的制备方法,其特征在于,靠近所述隔离结构两侧顶角的栅氧化层的厚度为远离所述隔离结构顶角的栅氧化层的厚度为

8.根据权利要求1所述的闪存器件的制备方法,其特征在于,在通过高温炉管氧化工艺在所述外围逻辑区的所述隔离结构表面和所述衬底表面形成栅氧化层之后,所述闪存器件的制备方法还包括:

...

【技术特征摘要】

1.一种闪存器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的闪存器件的制备方法,其特征在于,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面进行至少两次离子倾斜注入工艺的过程中,至少一次往左侧倾斜进行n型离子倾斜注入以及至少一次往右侧倾斜进行n型离子倾斜注入,以使所述外围逻辑区的隔离结构的左侧顶角和右侧顶角均与注入的掺杂离子完全接触。

3.根据权利要求2所述的闪存器件的制备方法,其特征在于,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面往左侧倾斜进行n型离子倾斜注入的过程中,倾斜角度为0°~15°;离子注入能量为8kev~15kev;离子注入剂量为1e13/cm2~1e15/cm2。

4.根据权利要求2所述的闪存器件的制备方法,其特征在于,在所述图案化的光刻胶层为掩膜,对所述外围逻辑区露出的隔离结构表面往右侧倾斜进行n型...

【专利技术属性】
技术研发人员:杜怡行宋婉王壮壮姚春顾林
申请(专利权)人:华虹半导体无锡有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1