System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体封装件及其制法制造技术_技高网

半导体封装件及其制法制造技术

技术编号:44542708 阅读:4 留言:0更新日期:2025-03-11 14:09
本发明专利技术之半导体封装件包含:第一芯片,具有相对的顶面与底面;复数第一导电块,设置在该第一芯片的该顶面上,该复数第一导电块与该第一芯片电性连接;成型层,覆盖该第一芯片的该顶面,并裸露出该复数第一导电块;以及重布线层,设置在该成型层上,并与该复数第一导电块电性连接。本发明专利技术另提供一种制造上述半导体封装件的方法。

【技术实现步骤摘要】

本专利技术有关一种半导体封装件及其制法,特别是关于一种包含有重布线层的半导体封装件及其制法。


技术介绍

1、现有以覆晶(flip chip)技术制成的半导体封装结构,其厚度通常无法满足薄型化要求,而且对于接点数较少的功率组件,其制造成本较高。


技术实现思路

1、有鉴于此,本专利技术提供一种半导体封装件及其制法,使用打线制程取代植球制程以降低成本,并且利用重布线制程来降低整体封装件厚度。

2、为达上述目的,本专利技术之半导体封装件包含:第一芯片,具有相对的顶面与底面;复数第一焊垫,设置在所述第一芯片的所述顶面上;复数第一导电块,分别设置在所述复数第一焊垫上,所述复数第一导电块与所述第一芯片电性连接;成型层,覆盖所述第一芯片的所述顶面,并裸露出所述复数第一导电块;以及重布线层,设置在所述成型层上,并与所述复数第一导电块电性连接。

3、本专利技术之半导体封装件的制法包含:设置第一芯片于载板上,其中所述第一芯片具有相对的顶面与底面;以打线制程于所述第一芯片的所述顶面上形成复数第一导电块,其中所述复数第一导电块与所述第一芯片电性连接;形成成型层以覆盖所述复数第一导电块与所述第一芯片;对所述成型层研磨以裸露出所述复数第一导电块;在所述成型层上形成重布线层以与所述复数第一导电块电性连接;以及移除所述载板。

4、根据本专利技术之半导体封装件,使用打线制程取代植球制程以降低成本,并且利用重布线制程来降低整体封装件的厚度至0.15mm以下。

5、为了让本专利技术之上述和其他目的、特征、和优点能更明显,下文特举本专利技术实施例,并配合所附附图,作详细说明如下。

本文档来自技高网...

【技术保护点】

1.一种半导体封装件的制法,其特征在于,包含:

2.如权利要求1之半导体封装件的制法,其特征在于,还包含:

3.如权利要求1或2之半导体封装件的制法,其特征在于,所述复数第一导电块以金线、铜线及合金线其中之一形成。

4.如权利要求1或2之半导体封装件的制法,其特征在于,所述成型层具有底面,其与所述第一芯片的所述底面齐平。

5.如权利要求1或2之半导体封装件的制法,其特征在于,还包含:

6.如权利要求2之半导体封装件的制法,其特征在于,所述第一芯片与所述第二芯片并列设置。

7.一种半导体封装件,其特征在于,包含:

8.如权利要求7之半导体封装件,其特征在于,还包含:

9.如权利要求7或8之半导体封装件,其特征在于,所述成型层具有底面,其与所述第一芯片的所述底面齐平。

10.如权利要求7或8之半导体封装件,其特征在于,还包含:

【技术特征摘要】

1.一种半导体封装件的制法,其特征在于,包含:

2.如权利要求1之半导体封装件的制法,其特征在于,还包含:

3.如权利要求1或2之半导体封装件的制法,其特征在于,所述复数第一导电块以金线、铜线及合金线其中之一形成。

4.如权利要求1或2之半导体封装件的制法,其特征在于,所述成型层具有底面,其与所述第一芯片的所述底面齐平。

5.如权利要求1或2之半导体封装件的制法,其特征...

【专利技术属性】
技术研发人员:董悦明杨家铭谢村隆潘冠霖颜伯晏
申请(专利权)人:华泰电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1