【技术实现步骤摘要】
本专利技术涉及rapidio交换网络领域，具体而言，涉及一种rapidio线速率动态配置方法及交换网络系统。
技术介绍
1、rapidio总线作为嵌入式领域的总线互连标准，以其高带宽、低延时、高可靠性等特点，满足嵌入式系统快速发展的需要。rapidio总线越来越多地应用于芯片之间、模块之间的高速互连。多芯片之间、模块之间通过rapidio总线与rapidio交换芯片互连，接入rapidio交换网络中。
2、目前，在国产rapidio交换网络使用过程中，存在链路状态不佳的情况，导致rapidio节点出现下线，使得通信被异常中断，进一步导致系统功能失效的问题。
3、上述链路状态不佳情况的几率，会伴随rapidio链路线速率的上升而提高。因此，出现上述问题后，在软件层面，都是通过降低链路不佳节点rapidio线速率方式来换取链路质量的提升，进而避免rapidio节点出现下线的问题，以保证系统通信正常进行。
4、在现有文献及专利中，没有涉及fpga节点rapidio线速率动态调整的方法。
技术实现思路
1、本专利技术旨在提供一种rapidio线速率动态配置方法及交换网络系统，在基本上不增加系统软件成本前提下，解决国产化rapidio交换网络中fpga节点链路状态不佳的情况，该方法可有效保证系统通信正常。
2、本专利技术提供的一种rapidio线速率动态配置方法，包括：
3、rio管理节点对fpga节点进行链路扫描，在链路状态不佳时
4、fpga节点接收到动态配置rapidio线速率指令后，启动rapidio线速率动态配置。
5、在一些实施例中，rio管理节点通过读取rapidio交换芯片端口的rio port error与status csr寄存器数值状态，来对fpga节点进行链路扫描。
6、在一些实施例中，rio管理节点向fpga节点下发动态配置rapidio线速率指令后，需要判断是否收到来自fpga节点的spi响应信息，若收到来自fpga节点的spi响应信息，则rio管理节点回到初始状态，继续对fpga节点进行链路扫描。
7、在一些实施例中，fpga节点接收到动态配置rapidio线速率指令，经spi控制模块对所述配置rapidio线速率指令进行解析处理后，输出rapidio重配置脉冲信号rio_recfg_pulse、rapidio重配置线速率信号rio_recfg_rate至rio线速率动态配置模块；
8、rio线速率动态配置模块接收来自spi控制模块输入的重配置脉冲信号rio_recfg_pulse、rapidio重配置线速率信号rio_recfg_rate，并在所述rapidio重配置线速率信号rio_recfg_rate控制下，产生rapidio线速率动态配置相关参数；
9、在rapidio线速率动态配置相关参数设置完毕后，输出rapidio重配置完成信号rio_recfg_done至spi控制模块；spi控制模块收到rapidio重配置完成信号rio_recfg_done后，向rio管理节点反馈spi响应信息。
10、在一些实施例中，fpga节点需要监测rapidio重配置脉冲信号rio_recfg_pulse是否有效，是则根据rapidio重配置线速率信号rio_recfg_rate产生rapidio ip core动态配置参数，并在根据rapidio重配置线速率信号rio_recfg_rate产生rapidio ip core动态配置参数的流程中，产生rapidio线速率动态配置相关参数；
11、在rapidio线速率动态配置相关参数设置完毕后，转入设置rapidio ip core动态配置参数中的gt_reset信号为1状态，然后通过延时判定产生rapidio重配置完成信号rio_recfg_done。
12、在一些实施例中，所述延时判定包括：
13、设置rapidio ip core动态配置参数中的gt_reset信号为1状态后，延时是否达到第一阈值，若是则设置gt_reset信号为0状态；
14、判断设置gt_reset信号为0状态后，延时是否达到第二阈值，若是，则产生rapidio重配置完成信号rio_recfg_done。
15、本专利技术还提供一种rapidio交换网络系统，包括fpga节点、rapidio交换芯片和rio管理节点；
16、所述fpga节点和rio管理节点均通过rapidio总线与所述rapidio交换芯片互连；所述rio管理节点通过spi总线与所述fpga节点互连；
17、所述rapidio交换网络采用上述的rapidio线速率动态配置方法进行rapidio线速率动态配置。
18、在一些实施例中，所述fpga节点包括rio线速率动态配置模块以及与所述rio线速率动态配置模块互连的spi控制模块和rapidio ip core。
19、综上所述，由于采用了上述技术方案，本专利技术的有益效果是：
20、本专利技术通过rio管理节点对链路状态实时检测，在链路状态不佳时，通过指令下发方式，启动fpga节点动态配置rapidio线速率，解决fpga节点链路状态不佳的问题，可有效保证rapidio交换网络通信正常，并且软件实现简单。
本文档来自技高网...【技术保护点】
1.一种RapidIO线速率动态配置方法，其特征在于，包括：
2.根据权利要求1所述的RapidIO线速率动态配置方法，其特征在于，RIO管理节点通过读取RapidIO交换芯片端口的RIO Port Error与Status CSR寄存器数值状态，来对FPGA节点进行链路扫描。
3.根据权利要求1所述的RapidIO线速率动态配置方法，其特征在于，RIO管理节点向FPGA节点下发动态配置RapidIO线速率指令后，需要判断是否收到来自FPGA节点的SPI响应信息，若收到来自FPGA节点的SPI响应信息，则RIO管理节点回到初始状态，继续对FPGA节点进行链路扫描。
4.根据权利要求3所述的RapidIO线速率动态配置方法，其特征在于，FPGA节点接收到动态配置RapidIO线速率指令，经SPI控制模块对所述配置RapidIO线速率指令进行解析处理后，输出RapidIO重配置脉冲信号RIO_recfg_pulse、RapidIO重配置线速率信号RIO_recfg_rate至RIO线速率动态配置模块；
5.根据权利要求4所述的Rapid
6.根据权利要求5所述的RapidIO线速率动态配置方法，其特征在于，所述延时判定包括：
7.一种RapidIO交换网络系统，其特征在于，包括FPGA节点、RapidIO交换芯片和RIO管理节点；
8.根据权利要求7所述的RapidIO交换网络系统，其特征在于，所述FPGA节点包括RIO线速率动态配置模块以及与所述RIO线速率动态配置模块互连的SPI控制模块和RapidIO IPcore。
...【技术特征摘要】
1.一种rapidio线速率动态配置方法，其特征在于，包括：
2.根据权利要求1所述的rapidio线速率动态配置方法，其特征在于，rio管理节点通过读取rapidio交换芯片端口的rio port error与status csr寄存器数值状态，来对fpga节点进行链路扫描。
3.根据权利要求1所述的rapidio线速率动态配置方法，其特征在于，rio管理节点向fpga节点下发动态配置rapidio线速率指令后，需要判断是否收到来自fpga节点的spi响应信息，若收到来自fpga节点的spi响应信息，则rio管理节点回到初始状态，继续对fpga节点进行链路扫描。
4.根据权利要求3所述的rapidio线速率动态配置方法，其特征在于，fpga节点接收到动态配置rapidio线速率指令，经spi控制模块对所述配置rapidio线速率指令进行解析处理后，输出rapidio重配置脉冲信号rio_recfg_pulse、rapidio重配置线速率信号rio_recfg_ra...
【专利技术属性】
技术研发人员：朱道山，高逸龙，费霞，韩永青，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。