【技术实现步骤摘要】
本专利技术涉及半导体探测器 ，尤其涉及一种交流耦合sic低增益探测器芯片、低增益探测器及制备方法。
技术介绍
1、sic作为第三代半导体，相比si具有宽禁带、原子位移阈能高、载流子饱和漂移速度快以及导热率高等特点，更适合于高温、高辐照下最小电离（mips）粒子的探测。
2、低增益探测器的特点是在其内部实现低增益的雪崩倍增，使其在提高探测效率和灵敏度的同时，提高器件的信噪比，从而获得更高的时间分辨率。然而，现有探测器存在sic在刻蚀台面终端中造成的漏电流大的问题，并且，其位置分辨对像素尺寸的要求较低，无法准确测量粒子的时间和位置分辨，同时也存在探测死区。
3、因此，现在亟需一种交流耦合sic低增益探测器芯片、低增益探测器及制备方法来解决上述问题
技术实现思路
1、针对现有技术存在的问题，本专利技术提供一种交流耦合sic低增益探测器芯片、低增益探测器及制备方法。
2、本专利技术提供一种交流耦合sic低增益探测器芯片，所述芯片由下至上依次包括n型电极层、n型基底层、n型有源层、n+增益层、p+型电极层和绝缘层，其中：
3、所述绝缘层顶部设置有交流电极层和直流电极层，所述n型电极层为阴极，所述直流电极层为阳极。
4、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所述芯片的衬底层为sic衬底层，其中，所述sic衬底层为n型掺杂的sic半导体衬底层。
5、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所
6、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所述n型电极层的材料由下至上依次为ni层、ti层和al层，所述ni层的厚度为50nm，所述ti层的厚度为15nm，所述al层的厚度为80nm。
7、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所述n型有源层为n型低掺杂sic材料；所述n+增益层为n型高掺杂sic材料；所述p+型电极层为p型高掺杂sic材料；所述绝缘层的材料为sio2，或，所述绝缘层的材料为hfo2和al2o3。
8、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所述直流电极层用于将载流子从所述芯片内部导出。
9、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所述芯片还包括由结终端扩展结合台面刻蚀终端技术形成的结终端扩展终端层，所述结终端扩展终端层为p型掺杂，且所述结终端扩展终端层的掺杂浓度低于与所述直流电极层接触的p++型掺杂接触层的掺杂浓度。
10、根据本专利技术提供的一种交流耦合sic低增益探测器芯片，所述p++型掺杂接触层的掺杂离子为al3+，其掺杂浓度为5×1018cm-3至5×1020cm-3。
11、本专利技术还提供一种基于上述交流耦合sic低增益探测器芯片的低增益探测器，所述低增益探测器包括微条型低增益探测器和像素型低增益探测器，其中，所述微条型低增益探测器中的交流电流焊点为条形结构均匀分布；所述像素型低增益探测器中的交流电流焊点为预设尺寸的像素格结构，以预设多边形分布形式对应的多边形像素网格均匀分布。
12、本专利技术还提供一种基于上述交流耦合sic低增益探测器芯片的制备方法，包括：
13、sic外延片清洗干燥；
14、刻蚀台面终端；
15、制备n+增益层；
16、制备p型掺杂的结终端扩展终端层；
17、制备p+型电极层；
18、制备p++型掺杂接触层；
19、制备n型电极层和直流电极层；
20、制备绝缘层；
21、制备交流电极层；
22、划片及封装。
23、本专利技术提供的交流耦合sic低增益探测器芯片、低增益探测器及制备方法，相较于常规耦合探测器，其位置分辨对像素尺寸的要求较低，减少了探测死区和sic在刻蚀台面终端中造成的漏电流大的问题，同时兼具优异的位置分辨和时间分辨特性。
本文档来自技高网...【技术保护点】
1.一种交流耦合SiC低增益探测器芯片，其特征在于，所述芯片由下至上依次包括N型电极层、N型基底层、N型有源层、N+增益层、P+型电极层和绝缘层，其中：
2.根据权利要求1所述的交流耦合SiC低增益探测器芯片，其特征在于，所述芯片的衬底层为SiC衬底层，其中，所述SiC衬底层为N型掺杂的SiC半导体衬底层。
3.根据权利要求1所述的交流耦合SiC低增益探测器芯片，其特征在于，所述绝缘层、所述P+型电极层和所述交流电极层构成耦合电容，所述交流电极层通过所述耦合电容收集电荷信号。
4.根据权利要求1所述的交流耦合SiC低增益探测器芯片，其特征在于，所述N型电极层的材料由下至上依次为Ni层、Ti层和Al层，所述Ni层的厚度为50nm，所述Ti层的厚度为15nm，所述Al层的厚度为80nm。
5.根据权利要求1所述的交流耦合SiC低增益探测器芯片，其特征在于，所述N型有源层为N型低掺杂SiC材料；所述N+增益层为N型高掺杂SiC材料；所述P+型电极层为P型高掺杂SiC材料；所述绝缘层的材料为SiO2，或，所述绝缘层的材料为HfO2和Al2O
6.根据权利要求1所述的交流耦合SiC低增益探测器芯片，其特征在于，所述直流电极层用于将载流子从所述芯片内部导出。
7.根据权利要求1所述的交流耦合SiC低增益探测器芯片，其特征在于，所述芯片还包括由结终端扩展结合台面刻蚀终端技术形成的结终端扩展终端层，所述结终端扩展终端层为P型掺杂，且所述结终端扩展终端层的掺杂浓度低于与所述直流电极层接触的P++型掺杂接触层的掺杂浓度。
8.根据权利要求7所述的交流耦合SiC低增益探测器芯片，其特征在于，所述P++型掺杂接触层的掺杂离子为Al3+，其掺杂浓度为5×1018cm-3至5×1020cm-3。
9.一种基于权利要求1至8任一项所述交流耦合SiC低增益探测器芯片的低增益探测器，其特征在于，所述低增益探测器包括微条型低增益探测器和像素型低增益探测器，其中，所述微条型低增益探测器中的交流电流焊点为条形结构均匀分布；所述像素型低增益探测器中的交流电流焊点为预设尺寸的像素格结构，以预设多边形分布形式对应的多边形像素网格均匀分布。
10.一种基于权利要求1至8任一项所述交流耦合SiC低增益探测器芯片的制备方法，其特征在于，包括：
...【技术特征摘要】
1.一种交流耦合sic低增益探测器芯片，其特征在于，所述芯片由下至上依次包括n型电极层、n型基底层、n型有源层、n+增益层、p+型电极层和绝缘层，其中：
2.根据权利要求1所述的交流耦合sic低增益探测器芯片，其特征在于，所述芯片的衬底层为sic衬底层，其中，所述sic衬底层为n型掺杂的sic半导体衬底层。
3.根据权利要求1所述的交流耦合sic低增益探测器芯片，其特征在于，所述绝缘层、所述p+型电极层和所述交流电极层构成耦合电容，所述交流电极层通过所述耦合电容收集电荷信号。
4.根据权利要求1所述的交流耦合sic低增益探测器芯片，其特征在于，所述n型电极层的材料由下至上依次为ni层、ti层和al层，所述ni层的厚度为50nm，所述ti层的厚度为15nm，所述al层的厚度为80nm。
5.根据权利要求1所述的交流耦合sic低增益探测器芯片，其特征在于，所述n型有源层为n型低掺杂sic材料；所述n+增益层为n型高掺杂sic材料；所述p+型电极层为p型高掺杂sic材料；所述绝缘层的材料为sio2，或，所述绝缘层的材料为hfo2和al2o3。
6.根...
【专利技术属性】
技术研发人员：张希媛，史欣，赵森，王聪聪，
申请(专利权)人：中国科学院高能物理研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。