【技术实现步骤摘要】
本说明书涉及电子设计自动化领域，更具体地说，本申请涉及一种stdcell管脚自适应选择方法及相关设备。
技术介绍
1、随着集成电路制造技术的飞速发展，finfet（fin field-effect transistor，鳍式场效应晶体管）工艺逐渐成为主流。finfet工艺凭借更小的尺寸、更低的功耗和更高的性能广泛应用于高性能计算和低功耗设计中。然而，finfet工艺的引入也带来了更复杂的设计规则和布线挑战。
2、finfet工艺中，不仅需要考虑二维空间的设计规则（如线宽、间距、对准等），还需要关注三维设计规则（如跨层间距、via布置、层间干涉）。传统的设计规则检查方法难以高效处理这些复杂规则。finfet工艺中的多重掩膜技术限制了布线方向，导致布线拥塞问题加剧，传统方法生成的布线方案往往在后续drc检查中出现大量违规，需多次返工调整。标准单元（stdcell）的管脚在物理布局和逻辑连接中起核心作用，合理的管脚选择直接影响布线长度、信号延迟和drc合规性。现有方法缺乏对三维空间和多维约束条件下的管脚优化选择策略。
3、因此，有必要提出一种finfet工艺stdcell管脚自适应选择方法和相关设备装置，以提升finfet工艺stdcell管脚自适应选择的智能程度。
技术实现思路
1、在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本申请的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更
2、第一方面，本申请提出一种finfet工艺stdcell管脚自适应选择方法，包括：
3、对基础设计规则检查数据进行预处理操作，以计算得到用于drc规则引擎所需的引擎规则数据，其中，上述引擎规则数据中包括二维设计规则检查规则和三维设计规则检查规则；
4、读取用户芯片设计文件以进行前置设计操作，形成前置设计数据，其中，上述前置设计数据中包括标准单元的管脚数据，上述标准单元的管脚数据包括管脚对应的物理信息和管脚之间的逻辑网络信息；
5、根据上述三维设计规则检查规则、上述物理信息、上述逻辑网络信息和管脚所在金属层被覆盖的3d布线轨道网格信息，生成管脚所处金属层的3d空间候选via接入点坐标集合，并生成每个候选坐标对应的三维drc评估值；
6、根据via生成规则、预生成的via信息与上述管脚物理信息基于几何运算进行物理信息匹配操作，以生成带有三维drc评估值的组合数据，其中，上述组合数据包括候选坐标值、上述候选坐标对应的三维drc评估值、候选坐标的drc评估值和via信息；
7、根据上述组合数据中的上述三维drc评估值，采用目标最优算法进行优化操作，以确定最优化组合数据及其序列；
8、基于上述最优化组合数据及其序列进行布线接入操作，以生成带约束的六自由度的布线信息。
9、在一种可行的实施方式中，还包括：
10、根据上述优化组合数据、via位置及类型、多层金属间距规则和上下via层间的约束，进行三维drc规则判定操作，并根据多维线性预测函数计算评估值以修正上述三维drc评估值。
11、在一种可行的实施方式中，还包括：
12、在via的底层金属与管脚金属完成匹配之前，分别处理各个金属的drc规则，进行规则合并消解操作，以确定用于via的底层金属与管脚金属匹配所需的最小规则集合，
13、在via的底层金属与管脚金属完成匹配之后，将融合后的金属块drc规则和融合前金属块drc规则进行规则合并消解操作，以获取上述via生成规则。
14、在一种可行的实施方式中，上述规则合并消解操作包括逻辑运算操作和几何运算操作。
15、在一种可行的实施方式中，上述三维drc评估值是基于该候选坐标能够承载的布线方向、数量、布线所带来的drc违规信息和组合后金属形状所带来的drc违规信息生成的。
16、在一种可行的实施方式中，上述三维设计规则检查规则是基于lef文件中当前的设计规则检查规则进行扩展操作得出的，上述扩展操作包括第一扩展操作和第二扩展操作，上述第一扩展操作是基于专家知识和逻辑组合与消解运算进行的，上述第二扩展操作是根据已知预测值经过满足置信区间设定的最优化算法生成的，上述最优化算法包括线性规划法、遗传算法、模拟退火算法和人工智能生成内容领域专用模型。
17、在一种可行的实施方式中，上述目标最优算法包括快速排序、二叉树、多目标优化和线性规划中一种或多种。
18、第二方面、本申请提出一种finfet工艺stdcell管脚自适应选择装置，包括：
19、预处理单元，用于对基础设计规则检查数据进行预处理操作，以计算得到用于drc规则引擎所需的引擎规则数据，其中，上述引擎规则数据中包括二维设计规则检查规则和三维设计规则检查规则；
20、前置设计单元，用于读取用户芯片设计文件以进行前置设计操作，形成前置设计数据，其中，上述前置设计数据中包括标准单元的管脚数据，上述标准单元的管脚数据包括管脚对应的物理信息和管脚之间的逻辑网络信息；
21、第一生成单元，用于根据上述三维设计规则检查规则、上述物理信息、上述逻辑网络信息和管脚所在金属层被覆盖的3d布线轨道网格信息，生成管脚所处金属层的3d空间候选via接入点坐标集合，并生成每个候选坐标对应的三维drc评估值；
22、第二生成单元，用于根据via生成规则、预生成的via信息与上述管脚物理信息基于几何运算进行物理信息匹配操作，以生成带有三维drc评估值的组合数据，其中，上述组合数据包括候选坐标值、上述候选坐标对应的三维drc评估值、候选坐标的drc评估值和via信息；
23、优化单元，用于根据上述组合数据中的上述三维drc评估值，采用目标最优算法进行优化操作，以确定最优化组合数据及其序列；
24、布线单元，用于基于上述最优化组合数据及其序列进行布线接入操作，以生成带约束的六自由度的布线信息。
25、第三方面，一种电子设备，包括：存储器、处理器以及存储在上述存储器中并可在上述处理器上运行的计算机程序，上述处理器用于执行存储器中存储的计算机程序时实现如上述的第一方面任一项的finfet工艺stdcell管脚自适应选择方法的步骤。
26、第四方面，本申请还提出一种计算机可读存储介质，其上存储有计算机程序，上述计算机程序被处理器执行时实现第一方面任一项的finfet工艺stdcell管脚自适应选择方法。
27、综上，本方法通过对lef、lib等标准文件格式的预处理操作，识别和解析了finfet工艺中的复杂规则，生成二维设计规则检查和三维设计规则检查规则。利用专家知识、逻辑组合与消解运算对已知规则进行预测，同时结合线性规划、遗传算法、模拟退火等算法推测潜在规则，并存储于规则引擎数据库中，确保规则全本文档来自技高网...
【技术保护点】
1.一种FinFET工艺STDCell管脚自适应选择方法，其特征在于，包括：
2.根据权利要求1所述的FinFET工艺STDCell管脚自适应选择方法，其特征在于，还包括：
3.根据权利要求2所述的FinFET工艺STDCell管脚自适应选择方法，其特征在于，还包括：
4.根据权利要求3所述的FinFET工艺STDCell管脚自适应选择方法，其特征在于，所述规则合并消解操作包括逻辑运算操作和几何运算操作。
5.根据权利要求1所述的FinFET工艺STDCell管脚自适应选择方法，其特征在于，所述三维DRC评估值是基于该候选坐标能够承载的布线方向、数量、布线所带来的DRC违规信息和组合后金属形状所带来的DRC违规信息生成的。
6.根据权利要求1所述的FinFET工艺STDCell管脚自适应选择方法，其特征在于，
7.根据权利要求1所述的FinFET工艺STDCell管脚自适应选择方法，其特征在于，所述目标最优算法包括快速排序、二叉树、多目标优化和线性规划中一种或多种。
8.一种FinFET工艺STD
9.一种电子设备，包括：存储器和处理器，其特征在于，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1-7中任一项所述的FinFET工艺STDCell管脚自适应选择方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述的FinFET工艺STDCell管脚自适应选择方法的步骤。
...【技术特征摘要】
1.一种finfet工艺stdcell管脚自适应选择方法，其特征在于，包括：
2.根据权利要求1所述的finfet工艺stdcell管脚自适应选择方法，其特征在于，还包括：
3.根据权利要求2所述的finfet工艺stdcell管脚自适应选择方法，其特征在于，还包括：
4.根据权利要求3所述的finfet工艺stdcell管脚自适应选择方法，其特征在于，所述规则合并消解操作包括逻辑运算操作和几何运算操作。
5.根据权利要求1所述的finfet工艺stdcell管脚自适应选择方法，其特征在于，所述三维drc评估值是基于该候选坐标能够承载的布线方向、数量、布线所带来的drc违规信息和组合后金属形状所带来的drc违规信息生成的。
6.根据权利要求1所述的f...
【专利技术属性】
技术研发人员：刘丹，
申请(专利权)人：北京汤谷软件技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。