【技术实现步骤摘要】
本申请涉及3d芯片物理设计，尤其涉及3d芯片布局模型及其构建方法、3d芯片布局方法。
技术介绍
1、随着先进工艺节点的推进，纳米级芯片基础器件规模已达到几十亿级，相对传统的2d芯片(二维集成电路)，3d芯片(三维集成电路)技术因其在芯片设计方面的优势而吸引了大量关注。相对2d芯片，3d芯片可以提供更高的集成密度、更短的导线长度和更优的能效。
2、而集成电路布局设计正朝着面向大规模、多设计约束和目标、前后设计流程紧密联系的趋势发展。首先，而采用2d芯片物理设计流程实现伪3d效果的设计流程往往导致版图设计结果的质量较差。
3、上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
1、本申请的主要目的在于提供一种专利技术名称，旨在解决相关技术中3d芯片物理设计结果的质量较差的技术问题。
2、为实现上述目的，本申请提出一种3d芯片布局模型，所述3d芯片布局模型包括第一子模型和第二子模型，所述第一子模型包括表示线网线长与单元坐标、端子坐标的关系函数，所述第二子模型包括统合水平坐标的迭代函数，其中，所述统合水平坐标包括各单元的水平坐标和端子坐标；
3、所述第一子模型的第k次迭代结果作为所述第二子模型第k次迭代的迭代输入参数，所述第二子模型第k次迭代结果作为所述第一子模型第k+1次迭代的迭代输入参数，k≥1；
4、所述第一子模型用于基于最短线长和最少端子规则，根据线网信息和各所述单元的水平坐标确定各所述
5、所述第二子模型用于根据各所述单元的层级坐标和所述线网信息对所述统合水平坐标进行迭代优化计算；
6、其中，所述3d芯片布局模型的各所述单元分配到一个晶片中并将存储器密度阈值翻倍得到的2d布局解作为各所述单元的初始水平坐标。
7、在一实施例中，所述第一子模型包括遍历调整模块和第一优化模块；
8、所述遍历调整模块用于遍历调整各单元的层级坐标；
9、所述第一优化模块用于根据预设的评价算法获取各所述单元的调整收益参数，基于各所述单元的调整收益参数确定各所述单元的优化层级坐标；
10、所述第二子模型还用于根据各所述单元优化层级坐标分层优化各所述单元的水平坐标。
11、在一实施例中，所述3d芯片布局模型还包括第三子模型，所述第三子模型包括划分模块和优化模块；
12、所述划分模块用于进行将晶片的各金属层进行方格划分，并根据布线轨道信息和各方格的有效利用率获取各所述方格的资源，其中，所述方格的资源为所述方格所覆盖的布线轨道数量；
13、所述优化模块用于根据各所述线网的需求确定各所述线网的先验概率分布，根据所述先验概率分布和各所述方格的资源确定拥塞区域，根据所述拥塞区域和所述先验概率分布确定各所述线网的后验概率分布，将各所述线网的后验概率分布作为资源权值图，执行走线优化操作，其中，各所述线网的需求基于直角斯坦纳最小树的长度确定，所述走线优化操作包括将所述资源权值图与拥塞图合并，生成线网的布线权值图；根据布线权值图确定下一步的走线分布，基于确定的走线分布更新所述拥塞图，并返回执行将所述资源权值图与拥塞图合并，生成线网的布线权值图的步骤。
14、在一实施例中，所述优化模块还用于获取各所述晶片的引脚信息，根据所述引脚信息和所述布线权值图建立3d最小权重斯坦纳树，获取全局布线信息。
15、在一实施例中，所述3d芯片布局模型还包括第四子模型；
16、所述第四子模型为基于最小成本的加权二部图匹配问题构建的端子分配模型，所述第四子模型用于优化各所述端子的坐标，其中，成本根据线网的单元引脚与端子集合之间的最小生成树长度计算确定，各所述线网具有限制匹配的最大端子数量。
17、第二方面，本申请还提供了一种3d芯片布局模型的构建方法，所述方法包括：
18、基于3d芯片布局中的线长特征，对线网、单元坐标和端子坐标进行定义，构建3d芯片线网的初始定义模型，其中，所述第一规划模型包括第一目标函数和第一约束函数，所述第一目标函数为表示线网的线长与单元坐标、端子坐标的关系函数，所述第一约束函数包括单元的面积约束函数、网格密度的约束函数和端子数量约束函数；
19、将所述初始定义模型中的坐标变量划分为水平坐标变量和层级坐标变量，以构建双层规划模型；
20、根据所述双层规划模型和水平坐标迭代模型构建3d芯片布局模型，其中，所述水平坐标迭代模块为基于二维布局规划方法构建的迭代模型。
21、第三方面，本申请还提供了一种3d芯片布局方法，所述方法包括：
22、获取输入参数，其中，所述输入参数包括线网信息，所述线网信息包括构成线网的单元信息；
23、将所述输入参数输入3d芯片布局模型，以使所述3d芯片布局模型进行迭代计算，直至满足预设的迭代收敛条件，其中，所述3d芯片布局模型为第一方面所述的3d芯片布局模型；
24、在满足预设的迭代收敛条件的情况下，根据所述3d芯片布局模型的迭代结果确定目标布局信息，所述目标布局信息包括单元坐标和端子数量。
25、在一实施例中，所述迭代收敛条件为所述3d芯片布局模型的迭代次数达到预设阈值。
26、第四方面，本申请还提供了一种计算机设备，所述设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序配置为实现如第二方面所述的3d芯片布局模型的构建方法或如第三方面所述的3d芯片布局方法的步骤。
27、第五方面，本申请还提供了一种存储介质，所述存储介质为计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序配置为实现如第二方面所述的3d芯片布局模型的构建方法或如第三方面所述的3d芯片布局方法的步骤。
28、上述3d芯片布局模型，包括第一子模型和第二子模型，通过将3d芯片布局模型的各单元分配到一个晶片中并将存储器密度阈值翻倍得到的2d布局解作为各单元的初始水平坐标，第一子模型基于最短线长和最少端子规则，根据线网信息和各单元的水平坐标可以确定各单元的层级坐标，而第二子模型可以根据各单元的层级坐标和线网信息对统合水平坐标进行迭代优化计算，又由于第一子模型的第k次迭代结果作为第二子模型第k次迭代的迭代输入参数，第二子模型第k次迭代结果作为第一子模型第k+1次迭代的迭代输入参数，因此，第一子模型和第二子模型通过交替优化求解的方式实现对各单元坐标和端子数量的求解，在经过多次迭代求解后，可以确定较优的单元坐标和端子数量，实现对3d芯片较优的布局规划。
29、上述3d芯片布局模型的构建方法，基于3d芯片布局中的线长特征构建3d芯片线网的初始定义模型，再通过将坐标变量划分为水平坐标变量和层级坐标变量，构建出了双层规划模型，而在划分水平坐标变量和层级坐标变量坐标后，水平坐标变量和层级坐标变本文档来自技高网...
【技术保护点】
1.一种3D芯片布局模型，其特征在于，所述3D芯片布局模型包括第一子模型和第二子模型，所述第一子模型包括表示线网线长与单元坐标、端子坐标的关系函数，所述第二子模型包括统合水平坐标的迭代函数，其中，所述统合水平坐标包括各单元的水平坐标和端子坐标；
2.根据权利要求1所述的3D芯片布局模型，其特征在于，所述第一子模型包括遍历调整模块和第一优化模块；
3.根据权利要求1所述的3D芯片布局模型，其特征在于，所述3D芯片布局模型还包括第三子模型，所述第三子模型包括划分模块和优化模块；
4.根据权利要求3所述的3D芯片布局模型，其特征在于，所述优化模块还用于获取各所述晶片的引脚信息，根据所述引脚信息和所述布线权值图建立3D最小权重斯坦纳树，获取全局布线信息。
5.根据权利要求1所述的3D芯片布局模型，其特征在于，所述3D芯片布局模型还包括第四子模型；
6.一种3D芯片布局模型的构建方法，其特征在于，所述方法包括：
7.一种3D芯片布局方法，其特征在于，所述方法包括：
8.根据权利要求7所述的3D芯片布局方法，
9.一种计算机设备，其特征在于，所述设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序配置为实现如权利要求6所述的3D芯片布局模型的构建方法或权利要求7至8中任一项所述的3D芯片布局方法的步骤。
10.一种存储介质，其特征在于，所述存储介质为计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序配置为实现如权利要求6所述的3D芯片布局模型的构建方法或权利要求7至8中任一项所述的3D芯片布局方法的步骤。
...【技术特征摘要】
1.一种3d芯片布局模型，其特征在于，所述3d芯片布局模型包括第一子模型和第二子模型，所述第一子模型包括表示线网线长与单元坐标、端子坐标的关系函数，所述第二子模型包括统合水平坐标的迭代函数，其中，所述统合水平坐标包括各单元的水平坐标和端子坐标；
2.根据权利要求1所述的3d芯片布局模型，其特征在于，所述第一子模型包括遍历调整模块和第一优化模块；
3.根据权利要求1所述的3d芯片布局模型，其特征在于，所述3d芯片布局模型还包括第三子模型，所述第三子模型包括划分模块和优化模块；
4.根据权利要求3所述的3d芯片布局模型，其特征在于，所述优化模块还用于获取各所述晶片的引脚信息，根据所述引脚信息和所述布线权值图建立3d最小权重斯坦纳树，获取全局布线信息。
5.根据权利要求1所述的3d芯片布局模型，其特征在于，所述3d芯片布局模型...
【专利技术属性】
技术研发人员：李兴权，李伟国，曾智圣，黄增荣，陶思敏，周平，庄楚楠，
申请(专利权)人：鹏城实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。