【技术实现步骤摘要】
本专利技术涉及一种支持异或运算的sot-mram存算单元、阵列、系统及方法。
技术介绍
1、基于冯诺依曼架构的传统计算机，其主要特点是数据存储与计算分离。随着gpu等高性能并行计算单元的出现，存储数据的内存不能在限定的能耗与延时内提供足量的数据供计算，阻碍计算单元性能的发挥与提升，这一问题被称为存储墙。
2、存内计算是一种克服内存墙问题的可行方案，其允许存储单元具备一定的计算能力，可在存储单元内直接完成部分计算处理工作，避免数据移动到计算单元，因此不存在数据传输的延时和能耗，从而提升能效比。
3、自旋转移扭矩存储器sot-mram是一种先进的非易失性存储器技术，其具有非易失性、低功耗、高速高集成度等诸多优点。每个sot-mram存储单元包括磁隧道结sot-mtj和附属电路。其中磁隧道结sot-mtj包括自旋霍尔金属shm和磁隧道结mtj，如图1所示。其中mtj分为三层，上层是固定磁层，中间是隧道势垒层，下层是自由磁层。mtj通过自身的高低阻态用于编码逻辑值0和1。其中自由铁磁层的磁化方向与固定铁磁层磁化方向同向时，电阻为低阻态，表示逻辑值0；当改变自由铁磁层的磁化方向，且与固定铁磁层的磁化方向反向时，mtj电阻为高阻态，表示逻辑值1。自由铁磁层的磁化方向通过流经shm的电流产生的自旋轨道扭矩sot来控制。而mtj的电阻值可由注入其中的读取电流来测量。
4、sot-mram作为一种先进、具有诸多优势的有望替代dram作为主存的技术，基于其构建的存内计算还不存在有效的解决方案，尤其是针对常用的异或
技术实现思路
1、本专利技术基于新型存储器构建存内计算解决方案，缓解存储墙问题，提供一种支持异或运算的sot-mram存算单元、阵列、系统及方法，支持数据的写入、读取及异或运算，将常见的异或运算在存内完成以减少数据的传输，从而缓解存储墙问题。
2、本专利技术解决上述问题所采用的技术方案是：一种支持异或运算的sot-mram存算单元，包括一个第一nmos管、一个第一传输门和一个磁隧道结sot-mtj；第一nmos管的栅极连接读取字线，源极连接磁隧道结sot-mtj的固定磁层；第一传输门的控制端连接写入字线，第一传输门的一端连接写入位线，第一传输门的另一端连接磁隧道结sot-mtj的shm层的一端，磁隧道结sot-mtj的shm层的另一端接地。
3、本专利技术所述的支持异或运算的sot-mram存算阵列，包括四个呈2×2排列的所述的sot-mram存算单元；横向同行的两个sot-mram存算单元的第一nmos管的栅极连接同一读取字线，横向同行两个sot-mram存算单元的第一传输门的控制端连接同一写入字线。
4、本专利技术所述的sot-mram存算阵列，每个sot-mram存算单元保存1位二进制数据，整个sot-mram存算阵列保存4位二进制数据。
5、一种支持异或运算的sot-mram存算系统，包括所述的sot-mram存算阵列、两个感应电路模块和一个异或运算电路模块；横向同行的两个sot-mram存算单元各自的第一nmos管的漏极连接到一个感应电路模块；两个感应电路模块均连接到异或运算电路模块。
6、本专利技术所述的sot-mram存算系统，所述的感应电路模块包括一个感应放大器、一个接地电阻和两个第二传输门；感应放大器的一个输入端同时连接接地电阻和基准电流源，感应放大器的另一个输入端同时连接两个第二传输门的一端和读数据电流源，两个第二传输门的控制端各自连接一根读取位线，两个第二传输门的另一端分别连接横向同行的两个sot-mram存算单元的第一nmos管的漏极。
7、本专利技术所述的sot-mram存算系统，所述的两个感应电路模块的感应放大器的输出端均连接到异或运算电路模块，该异或运算电路模块包括第一反相器、第二反相器、第二nmos管和第三nmos管；其中一个感应电路模块的感应放大器的输出端连接到第一反相器的输入端和第三nmos管的栅极，另一个感应电路模块的感应放大器的输出端连接到第二反相器的输入端和第二nmos管的漏极；第一反相器的输出端连接第二nmos管的栅极，第二反相器的输出端连接第三nmos管的漏极；第二nmos管的源极和第三nmos管的源极一起构成输出端。
8、本专利技术所述的sot-mram存算系统，每次横向同行的任意两个sot-mram存算单元可写入各1bit的数据，每次可读取纵向任意两个sot-mram存算单元所存储的各1bit数据，每次可对纵向任意的两个sot-mram存算单元作异或运算。
9、一种支持异或运算的sot-mram存算方法，采用所述的sot-mram存算系统进行，包括如下步骤：
10、(1)、数据写入操作：
11、横向同行的两个sot-mram存算单元可同时各写入1bit数据，根据sot-mram存算单元所在的行将对应的写入字线置为有效，使得对应sot-mram存算单元的第一传输门连通，再根据sot-mram存算单元要写入的数据将写入位线置为正电压或者负电压，使得特定方向的电流流经磁隧道结sot-mtj的shm层，设定自由磁层的方向，实现高电阻或者低电阻，完成数据的写入；
12、(2)、数据读取操作：
13、每次可读取纵向任意两个sot-mram存算单元中的数据，先将sot-mram存算单元所连接读取字线置为有效，再将对应sot-mram存算单元的读取位线置为有效，读取电流源向电路注入电流，同时参照电流源注入相同大小的电流，磁隧道结sot-mtj的电阻大小转化为感应放大器输入端的电压大小；如果磁隧道结sot-mtj呈现高电阻，对应的电压大于感应放大器另一端，感应放大器输出正电压，即读取的数值为1；如果磁隧道结sot-mtj呈现低电阻，对应的电压小于感应放大器另一输入端，感应放大器输出负电压，即读取到的数值为0；
14、(3)、异或运算操作：
15、sot-mram存算阵列每次可对纵向的任意两个sot-mram存算单元作异或运算，首先激活读数据操作，读取两个sot-mram存算单元的数据至感应放大器的输出，再经过异或运算电路模块，实现异或运算。
16、本专利技术与现有技术相比，具有以下优点和效果：
17、1、本专利技术是基于新型非易失性sot-mram存储器构建的存算单元、阵列、系统及方法，具备显著的高能效和快速响应优点。
18、2、由于sot-mram存储器在非操作状态下几乎不消耗能量，本专利技术能够实现极低的能耗，同时保持高效的数据处理能力。
19、3、sot-mram存储器的存内计算能力，将常见的异或运算在存储器端完成，不需要将数据发送到处理器端，减少了数据在处理器和存储器之间的传输，从而有效缓解存储墙问题，使得本专利技术能够快速处理大量数据，显著提升计算效率，避免数据传输的能耗，最大限度地提升能效比。
本文档来自技高网...【技术保护点】
1.一种支持异或运算的SOT-MRAM存算单元，其特征在于：包括一个第一NMOS管、一个第一传输门和一个磁隧道结SOT-MTJ；第一NMOS管的栅极连接读取字线，源极连接磁隧道结SOT-MTJ的固定磁层；第一传输门的控制端连接写入字线，第一传输门的一端连接写入位线，第一传输门的另一端连接磁隧道结SOT-MTJ的SHM层的一端，磁隧道结SOT-MTJ的SHM层的另一端接地。
2.一种支持异或运算的SOT-MRAM存算阵列，其特征在于：包括四个呈2×2排列的权利要求1所述的SOT-MRAM存算单元；横向同行的两个SOT-MRAM存算单元的第一NMOS管的栅极连接同一读取字线，横向同行两个SOT-MRAM存算单元的第一传输门的控制端连接同一写入字线。
3.根据权利要求2所述的SOT-MRAM存算阵列，其特征在于：每个SOT-MRAM存算单元保存1位二进制数据，整个SOT-MRAM存算阵列保存4位二进制数据。
4.一种支持异或运算的SOT-MRAM存算系统，其特征在于：包括一个权利要求2或3所述的SOT-MRAM存算阵列、两个感应电路模块和一个异或运算
5.根据权利要求4所述的SOT-MRAM存算系统，其特征在于：所述的感应电路模块包括一个感应放大器、一个接地电阻和两个第二传输门；感应放大器的一个输入端同时连接接地电阻和基准电流源，感应放大器的另一个输入端同时连接两个第二传输门的一端和读数据电流源，两个第二传输门的控制端各自连接一根读取位线，两个第二传输门的另一端分别连接横向同行的两个SOT-MRAM存算单元的第一NMOS管的漏极。
6.根据权利要求5所述的SOT-MRAM存算系统，其特征在于：所述的两个感应电路模块的感应放大器的输出端均连接到异或运算电路模块，该异或运算电路模块包括第一反相器、第二反相器、第二NMOS管和第三NMOS管；其中一个感应电路模块的感应放大器的输出端连接到第一反相器的输入端和第三NMOS管的栅极，另一个感应电路模块的感应放大器的输出端连接到第二反相器的输入端和第二NMOS管的漏极；第一反相器的输出端连接第二NMOS管的栅极，第二反相器的输出端连接第三NMOS管的漏极；第二NMOS管的源极和第三NMOS管的源极一起构成输出端。
7.根据权利要求6所述的SOT-MRAM存算系统，其特征在于：每次横向同行的任意两个SOT-MRAM存算单元可写入各1bit的数据，每次可读取纵向任意两个SOT-MRAM存算单元所存储的各1bit数据，每次可对纵向任意的两个SOT-MRAM存算单元作异或运算。
8.一种支持异或运算的SOT-MRAM存算方法，其特征在于：采用权利要求6所述的SOT-MRAM存算系统进行，包括如下步骤：
...【技术特征摘要】
1.一种支持异或运算的sot-mram存算单元，其特征在于：包括一个第一nmos管、一个第一传输门和一个磁隧道结sot-mtj；第一nmos管的栅极连接读取字线，源极连接磁隧道结sot-mtj的固定磁层；第一传输门的控制端连接写入字线，第一传输门的一端连接写入位线，第一传输门的另一端连接磁隧道结sot-mtj的shm层的一端，磁隧道结sot-mtj的shm层的另一端接地。
2.一种支持异或运算的sot-mram存算阵列，其特征在于：包括四个呈2×2排列的权利要求1所述的sot-mram存算单元；横向同行的两个sot-mram存算单元的第一nmos管的栅极连接同一读取字线，横向同行两个sot-mram存算单元的第一传输门的控制端连接同一写入字线。
3.根据权利要求2所述的sot-mram存算阵列，其特征在于：每个sot-mram存算单元保存1位二进制数据，整个sot-mram存算阵列保存4位二进制数据。
4.一种支持异或运算的sot-mram存算系统，其特征在于：包括一个权利要求2或3所述的sot-mram存算阵列、两个感应电路模块和一个异或运算电路模块；横向同行的两个sot-mram存算单元各自的第一nmos管的漏极连接到一个感应电路模块；两个感应电路模块均连接到异或运算电路模块。
5.根据权利要求4所述的sot-mram存算系统，其特征在于：所述的感应电路模块包括一个感应放大...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。