【技术实现步骤摘要】
本专利技术涉及图像传感器设计，更具体的，涉及：1、一种基于斜坡噪声自适应的多采样ss-adc电路；2、一种基于斜坡噪声自适应的多采样ss-adc模块。
技术介绍
1、图像传感器（cmos image sensor，cis）具有易于集成、体积小等优势，被广泛应用于智能手机、安防监控以及医疗成像等领域。近年来，使用场景对cis的性能要求也越来越高。特别是在暗光环境下，需要cis具有极高的抑制噪声能力来保证成像质量。而模数转换器（adc）是cis的重要组成部分，因此对cis进行降噪可以转换成对adc进行降噪。
2、现有针对于adc的降噪技术主要着重在采样技术，例如：相关双采样（correlateddouble sampling，cds）技术、相关多采样（correlated multiple sampling，cms）技术。
3、其中，cds技术是将像素信号在复位阶段以及曝光阶段产生的电压信号vrst、vsig先后采样、作差，cds可以消除工艺造成的固定模式噪声（fixed pattern noise，fpn）和像素复位带来的热噪声。由于cds技术降噪效果有限，cms技术应运而生。cms技术是对vrst和vsig多次采样平均，再作差。相比于cds技术，cms技术不仅可以消除像素内的fpn、ktc噪声，还可以有效地降低热噪声闪烁噪声（其噪声功率反比于频率，因此又称作1/f噪声）、随机电报信号（random telegraph signal，rts）噪声。但是cms技术增加了采样次数的同时也增加了adc的量化时间，
4、因此专利技术人考虑将条件相关多采样（conditional correlated multiplesampling，ccms）技术应用在adc中，但发现会存在如下问题：
5、ccms技术会先判断外部环境为强光情况和弱光情况：弱光情况下，由于实际像素信号vpixel的变化量较小，随机噪声对信号影响较大，因此用时间短的小电压范围斜坡对像素信号进行多次采样量化；强光情况下，噪声主要为光子散粒噪声，该噪声无法通过cms技术降低，因此用时间长的全电压量程斜坡对像素信号进行单次采样量化。但是ccms技术无法降低斜坡信号的全局随机噪声，像素信号在每次采样量化的过程中，斜坡噪声都是不相干的，因此多次采样求平均的操作也不能降低斜坡噪声。这就导致：在弱光情况下，斜坡噪声会使每一列adc的量化信号产生不同的偏移，这会让图像产生明暗不一的水平条纹，严重损害图像的质量。这种弱光情况下由斜坡噪声造成的列间信号不一致性又被称为水平噪声。而强光情况下，噪声主要为光子散粒噪声，水平噪声相对于光子散粒噪声可以忽略。
技术实现思路
1、基于此，有必要针对现有的ccms技术应用在adc中无法降低水平噪声的问题，提供了基于斜坡噪声自适应的多采样ss-adc电路及模块。
2、本专利技术采用以下技术方案实现：
3、第一方面，本专利技术提供了一种基于斜坡噪声自适应的多采样ss-adc电路，用于对输入信号vin历经像素复位阶段、判断阶段、像素曝光阶段的变化量进行10bit量化。
4、基于斜坡噪声自适应的多采样ss-adc电路包括：1个普通斜坡发生部dac_h、1个低噪声斜坡发生部dac_l、1个比较器部comp、1个判断逻辑部logic、2个计数部counter1~counter2、1个选择输出部select。
5、dac_h用于提供强光情况下使用的量化斜坡信号ramp_h；
6、dac_l用于提供弱光情况下使用的量化斜坡信号ramp_l；
7、comp用于：在像素复位阶段将ramp_h、ramp_l与vin进行比较，得到控制信号cn1；在判断阶段将参考电压vref与vin进行比较，得到判断信号cn2；在像素曝光阶段将ramp_h或ramp_l与vin进行比较，得到控制信号cn3；
8、logic用于根据cn2确定comp在像素曝光阶段使用的量化斜坡信号，并生成对counter1的控制信号logic1、对counter2的控制信号logic2；
9、counter1用于结合cn1、cn3、logic1进行10bit量化以得到弱光情况下的参考量化值d1[9:0]；
10、counter2用于结合cn1、cn3、logic2下进行10bit量化以得到强光情况下的参考量化值d2[9:0]；
11、select用于依据logic1对d1[9:0]、d2[9:0]进行选择性处理，以输出最终的10bit量化结果out[9:0]。
12、该种基于斜坡噪声自适应的多采样ss-adc电路的实现根据本公开的实施例的方法或过程。
13、第二方面，本专利技术公开了一种基于斜坡噪声自适应的多采样ss-adc模块，其采用如第一方面公开的一种基于斜坡噪声自适应的多采样ss-adc电路的布局。
14、该种基于斜坡噪声自适应的多采样ss-adc模块的实现根据本公开的实施例的方法或过程。
15、与现有技术相比，本专利技术具备如下有益效果：
16、1，本专利技术设计了低噪声斜坡发生部dac_l来提供弱光情况下使用的量化斜坡信号ramp_l，并设计了判断逻辑部logic依据光照条件比较结果来选择不同的量化斜坡信号、计数部来执行ccms技术，有效降低了斜坡噪声，并能够更好的执行ccms操作。
17、2，本专利技术的ss-adc电路基于斜坡噪声自适应机制对输入信号vin进行处理，能有效降低读出电路的随机电报信号、水平噪声；相对于传统多采样技术，本专利技术也缩短了量化时间。
本文档来自技高网...【技术保护点】
1.一种基于斜坡噪声自适应的多采样SS-ADC电路，其用于对输入信号VIN历经像素复位阶段、判断阶段、像素曝光阶段的变化量进行10bit量化；其特征在于，其包括：1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT；
2.根据权利要求1所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，VIN在像素复位阶段为VRST；VIN在判断阶段、像素曝光阶段为VSIG；
3.根据权利要求1所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，DAC_H包括：电流源阵列一、差分开关阵列一、10位计数器Counter1、分段译码器Segment_Decoder1、运算放大器A1、负载电阻子部一；
4.根据权利要求1所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，DAC_L包括：电流源阵列二、差分开关阵列二、双向计数器Counter2、分段译码器Segment_Decoder2、运算放大器
5.根据权利要求1所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，COMP包括：1个比较器Comp0、3个开关S1~S3；
6.根据权利要求1所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，LOGIC包括：1个D触发器DFF1、1个与非门NAND1、1个延迟单元DELAY、2个与门AND1~AND2；
7.根据权利要求6所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，COUNTER1包括：1个反相器INV101、1个与非门NAND102、2个与门AND103~AND104、10个计数单元Bit1,0~Bit1,9；
8.根据权利要求7所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，Bit1,0~Bit1,9、Bit2,0~Bit2,9电路结构相同，均包括：1个按位取反单元BWI、一个触发器DFF；其中，BWI包括：3个PMOS管P1~P3、3个NMOS管M4~M6；
9.根据权利要求1所述的一种基于斜坡噪声自适应的多采样SS-ADC电路，其特征在于，SELECT包括：10个二选一选择器MUX0~MUX9、10个D触发器DFF0~DFF9；
10.一种基于斜坡噪声自适应的多采样SS-ADC模块，其特征在于，其采用如权利要求1-9中任一项所述的一种基于斜坡噪声自适应的多采样SS-ADC电路的布局。
...【技术特征摘要】
1.一种基于斜坡噪声自适应的多采样ss-adc电路，其用于对输入信号vin历经像素复位阶段、判断阶段、像素曝光阶段的变化量进行10bit量化；其特征在于，其包括：1个普通斜坡发生部dac_h、1个低噪声斜坡发生部dac_l、1个比较器部comp、1个判断逻辑部logic、2个计数部counter1~counter2、1个选择输出部select；
2.根据权利要求1所述的一种基于斜坡噪声自适应的多采样ss-adc电路，其特征在于，vin在像素复位阶段为vrst；vin在判断阶段、像素曝光阶段为vsig；
3.根据权利要求1所述的一种基于斜坡噪声自适应的多采样ss-adc电路，其特征在于，dac_h包括：电流源阵列一、差分开关阵列一、10位计数器counter1、分段译码器segment_decoder1、运算放大器a1、负载电阻子部一；
4.根据权利要求1所述的一种基于斜坡噪声自适应的多采样ss-adc电路，其特征在于，dac_l包括：电流源阵列二、差分开关阵列二、双向计数器counter2、分段译码器segment_decoder2、运算放大器a2、负载电阻子部二、电容阵列；
5.根据权利要求1所述的一种基于斜坡噪声自适应的多采样ss-adc电路，其特征在于，comp包括：1个...
【专利技术属性】
技术研发人员：赵强，费勤朗，李鑫，李志刚，戴成虎，郝礼才，彭春雨，蔺智挺，吴秀龙，
申请(专利权)人：安徽大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。