【技术实现步骤摘要】
本专利技术涉及图像传感器，尤其涉及一种全局快门像素结构、半导体图像传感器及控制方法。
技术介绍
1、在相关技术中，半导体图像传感器因其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素单元尺寸被广泛用作成像设备。半导体图像传感器通常采用两种曝光方式：卷帘快门(rolling shutter)和全局快门(global shutter)。
2、卷帘快门的一般做法是，对每一行的像素(pixel)在不同时间点清空电荷(reset)，也是对每一行pixel在不同时间点进行电荷的模数转换(readout)，其中，所有的行从reset到readout所经历的时间必须是一样的，这样来保证所有的pixel的曝光时间的一致。但是，由于每一行的pixel的reset的起始时间点不一样，存在先后的关系，就会导致拍摄快速移动物体时，在前一行中被曝光的物体，快速移动到下一行，甚至下下一行，进而再次被曝光，这样会引起明显的图像失真与变形。
3、相比之下，全局快门可以对所有行的pixel同时进行reset，或者对所有行的像素分成几组，并对同组行中的pixel进行同时reset，以此避免出现或减轻图像失真与变形的问题。
4、需要说明的是，上述
技术介绍
部分公开的信息仅用于加强对本专利技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、针对现有技术中的问题，本专利技术的目的在于提供全局快门像素结构、半导体图像传感器及控制方法，克服了现有技术
2、本公开第一方面提供一种全局快门像素结构，其包括光学单元、信号读取电路、信号存储电路和信号输出电路；
3、所述光学单元用于将光信号转换成电荷信号；
4、所述信号读取电路包括：电荷传送开关、复位开关和第一源极跟随器，所述复位开关耦接在所述悬浮节点与复位信号端之间，所述复位信号端提供复位信号，所述电荷传送开关耦接在所述光学单元与悬浮节点之间，所述第一源极跟随器耦接在电压转换信号端与第一节点之间；
5、所述信号读取电路用于，先后经所述复位开关向所述悬浮节点写入所述复位信号及经所述电荷传送开关向所述悬浮节点写入所述电荷信号，并通过所述第一源极跟随器先后读取所述复位信号以及所述复位信号与电荷信号的混合信号并写入所述第一节点；
6、所述信号存储电路耦接在所述第一节点和第二节点之间，包括开关模块和电容模块，被配置为通过所述开关模块先后将所述第一节点上写入的所述复位信号和所述混合信号存储到所述电容模块；
7、所述信号输出电路耦接在所述第二节点与信号输出端之间，用于经所述信号输出端先后输出所述电容模块上存储的所述复位信号和混合信号，所述混合信号与复位信号之差为所述全局快门像素结构的输出信号。
8、在一些实施例中，所述复位开关包括第一晶体管，所述电荷传送开关包括第二晶体管，所述第一源极跟随器包括第三晶体管；
9、所述第一晶体管的栅极接第一控制信号，所述第一晶体管的源极和漏极分别接所述复位信号端和所述悬浮节点；
10、所述第二晶体管的栅极接第二控制信号，所述第二晶体管的源极和漏极分别接所述悬浮节点和所述光学单元；
11、所述第三晶体管的栅极接所述悬浮节点，所述第三晶体管的漏极接所述电压转换信号端且源极接所述信号存储电路。
12、在一些实施例中，所述第二晶体管、第一晶体管和第三晶体管均为nmos晶体管或pmos晶体管。
13、在一些实施例中，所述开关模块包括：
14、第一开关，耦接在所述第一节点与第三节点之间；
15、第二开关，耦接在所述第三节点与所述第二节点之间；
16、所述电容模块包括：
17、第一电容，耦接在所述第三节点与低压信号端之间；
18、第二电容，耦接在所述信号输出端与所述低压信号端之间；
19、所述信号存储电路被配置为，在所述第一开关和第二开关导通时，将所述复位信号写入所述第一电容和第二电容，并在所述第一开关导通且所述第二开关关闭时，将所述混合信号写入所述第一电容。
20、在一些实施例中，所述开关模块包括：
21、第一开关，耦接在所述第一节点与所述第二节点之间；
22、第二开关，耦接在所述第一节点与第五节点之间；
23、第三开关，耦接在所述第五节点与所述第二节点之间；
24、所述电容模块包括：
25、第一电容，耦接在所述第二节点与低压信号端之间；
26、第二电容，耦接在所述第五节点与所述低压信号端之间；
27、所述信号存储电路被配置为，在所述第一开关导通时，将所述复位信号写入所述第一电容，并在所述第二开关导通时，将所述混合信号写入所述第二电容。
28、在一些实施例中，所述第一开关包括第四晶体管，所述第四晶体管的栅极接第三控制信号；
29、所述第二开关包括第五晶体管，所述第五晶体管的栅极接第四控制信号。
30、在一些实施例中，所述第四晶体管和第五晶体管均为nmos晶体管或pmos晶体管。
31、在一些实施例中，所述第三开关包括第五晶体管，所述第五晶体管的栅极接第六控制信号，源极和漏极分别接所述第三节点和所述第二节点。
32、在一些实施例中，所述信号输出电路包括：
33、第二源极跟随器，其栅极接所述第二节点，其源极和漏极分别接所述复位信号端和第四节点；
34、行选择晶体管，其栅极接第五控制信号，其源极和漏极分别接所述第四节点和所述信号输出端。
35、本公开实施方式还提供一种半导体图像传感器，其包括上述任一实施方式的全局快门像素结构。
36、本公开实施方式还提供一种全局快门像素结构的控制方法，其包括：
37、控制所述复位开关和电荷传送开关导通，对所述悬浮节点进行电荷清空和复位；
38、控制所述电荷传送开关和复位开关切换为关闭，开始曝光；
39、控制所述复位开关打开，对所述悬浮节点写入所述复位信号，并将所述复位信号存储于所述电容模块；
40、控制所述电荷传送开关打开，在所述悬浮节点写入所述光学单元转换后的电荷信号，使所述全局快门像素结构完成曝光；
41、控制所述信号读取电路读取所述悬浮节点的所述电荷信号与复位信号的混合信号，并将所述混合信号存储于所述电容模块；
42、通过信号输出电路依次输出所述复位信号和所述混合信号。
43、在一些实施例中，所述开关模块包括：第一开关，耦接在所述第一节点与第三节点之间；第二开关，耦接在所述第三节点与所述第二节点之间；
44、所述电容模块包括：第一电容，耦接在所述第三节点与低压信号端之间；第二电容，耦接在所述信号输出端与所述低压信号端之间；
45、所述将所述复位信号存储于所述电容模本文档来自技高网...
【技术保护点】
1.一种全局快门像素结构，其特征在于，包括光学单元、信号读取电路、信号存储电路和信号输出电路；
2.根据权利要求1所述的全局快门像素结构，其特征在于，所述复位开关包括第一晶体管，所述电荷传送开关包括第二晶体管，所述第一源极跟随器包括第三晶体管；
3.根据权利要求2所述的全局快门像素结构，其特征在于，所述第二晶体管、第一晶体管和第三晶体管均为NMOS晶体管或PMOS晶体管。
4.根据权利要求1所述的全局快门像素结构，其特征在于，所述开关模块包括：
5.根据权利要求1所述的全局快门像素结构，其特征在于，所述开关模块包括：
6.根据权利要求4或5所述的全局快门像素结构，其特征在于，所述第一开关包括第四晶体管，所述第四晶体管的栅极接第三控制信号；
7.根据权利要求6所述的全局快门像素结构，其特征在于，所述第四晶体管和第五晶体管均为NMOS晶体管或PMOS晶体管。
8.根据权利要求5所述的全局快门像素结构，其特征在于，所述第三开关包括第八晶体管，所述第八晶体管的栅极接第六控制信号，源极和漏极分别接所述第五节
9.根据权利要求1所述的全局快门像素结构，其特征在于，所述信号输出电路包括：
10.一种半导体图像传感器，其特征在于，包括权利要求1-9中任一项所述的全局快门像素结构。
11.一种权利要求1所述的全局快门像素结构的控制方法，其特征在于，包括：
12.根据权利要求11所述的全局快门像素结构的控制方法，其特征在于，所述开关模块包括：第一开关，耦接在所述第一节点与第三节点之间；第二开关，耦接在所述第三节点与所述第二节点之间；
13.根据权利要求11所述的全局快门像素结构的控制方法，其特征在于，所述开关模块包括：第一开关，耦接在所述第一节点与所述第二节点之间；第二开关，耦接在所述第一节点与第五节点之间；第三开关，耦接在所述第五节点与所述第二节点之间；
...【技术特征摘要】
1.一种全局快门像素结构，其特征在于，包括光学单元、信号读取电路、信号存储电路和信号输出电路；
2.根据权利要求1所述的全局快门像素结构，其特征在于，所述复位开关包括第一晶体管，所述电荷传送开关包括第二晶体管，所述第一源极跟随器包括第三晶体管；
3.根据权利要求2所述的全局快门像素结构，其特征在于，所述第二晶体管、第一晶体管和第三晶体管均为nmos晶体管或pmos晶体管。
4.根据权利要求1所述的全局快门像素结构，其特征在于，所述开关模块包括：
5.根据权利要求1所述的全局快门像素结构，其特征在于，所述开关模块包括：
6.根据权利要求4或5所述的全局快门像素结构，其特征在于，所述第一开关包括第四晶体管，所述第四晶体管的栅极接第三控制信号；
7.根据权利要求6所述的全局快门像素结构，其特征在于，所述第四晶体管和第五晶体管均为nmos晶体管或pmos晶体管。
8.根据权利...
【专利技术属性】
技术研发人员：李俊，谢勇，
申请(专利权)人：深圳市元视芯智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。