System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种静态存储器制造技术_技高网

一种静态存储器制造技术

技术编号:44489930 阅读:0 留言:0更新日期:2025-03-04 17:54
本公开提供一种静态存储器,包括:阵列排布的多个存储元;字线;第一传输线和第二传输线,与位于同一列的多个存储元连接;其中,存储元包括:第一晶体管,分别与第一节点、第一电源线和第二节点耦接;第二晶体管,分别与第二节点、第一电源线和第一节点耦接;第三晶体管,分别与第一节点、第二节点和第二电源线耦接;第四晶体管,分别与第二节点、第一节点和第二电源线耦接;第五晶体管,分别与字线、第二节点和第一传输线耦接,第五晶体管为PMOS;第六晶体管,分别与字线、第一节点和第二传输线耦接,第六晶体管为PMOS。本公开的SRAM,改变了读写路径,有利于采用氧化物晶体管制备下拉管。

【技术实现步骤摘要】

本公开涉及静态随机存取存储器,尤其涉及一种静态存储器


技术介绍

1、随着sram(静态随机存取存储器,或,静态随机存储器,或,静态存储器)技术的持续进步,其在计算机系统及相关电子设备中的应用日益广泛,逐步确立了其作为主要存储介质的地位。sram在微电子领域扮演着关键角色,成为集成电路设计中不可或缺的组成部分。

2、传统的6t sram的架构由一对相互耦合的反相器构成,每对反相器由两个n型传输晶体管进行辅助。在相同存储容量的前提下,sram的占用面积大约是dram的六倍。因此,对sram标准单元的面积进行优化,以降低其在集成电路中的面积需求,是sram发展的重要挑战。

3、此外,在标准6t sram单元的电路设计中,每个晶体管均会产生不可避免的泄漏电流。随着技术节点向深亚微米尺度的演进,这种泄漏电流现象愈发显著,对sram单元的静态功耗产生显著影响。因此,深入研究sram单元的静态漏电功耗对于实现其低功耗优化至关重要。

4、相关技术中,已经出现将氧化物晶体管(例如igzo tft)应用于sram,氧化物晶体管由于具有极低漏电、可低温大面积制备、成本低等优点,使其成为sram的优选。但是传统的6t sram中,为了解决读写稳定性之间的冲突,通常需要满足:下拉管驱动电流>传输管驱动电流>上拉管驱动电流。由于igzo tft仅可制备n型器件,使其在传统6t sram电路中,只可以充当下拉管以及传输管的角色。此外,在相同的尺寸下,igzo tft的驱动电流远小于环绕栅极晶体管(gaafet)。因此,在传统混合6t sram中igzo tft器件的尺寸需要非常大来保持读写稳定性,这不利于进一步提高sram集成密度。


技术实现思路

1、本公开实施例提供一种静态存储器,以解决或缓解现有技术中的一项或更多项技术问题。

2、本公开实施例提供了一种静态存储器,包括:

3、阵列排布的多个存储元;

4、字线,与位于同一行的多个存储元连接;

5、第一传输线和第二传输线,与位于同一列的多个存储元连接,第一传输线和第二传输线分别用于传输数据;

6、其中,存储元包括:

7、第一晶体管,第一晶体管的栅极与第一节点耦接,第一晶体管的第一极和第二极分别与第一电源线和第二节点耦接;

8、第二晶体管,第二晶体管的栅极与第二节点耦接,第二晶体管的第一极和第二极分别与第一电源线和第一节点耦接;

9、第三晶体管,第三晶体管的栅极与第一节点耦接,第三晶体管的第一极和第二极分别与第二节点和第二电源线耦接;

10、第四晶体管,第四晶体管的栅极与第二节点耦接,第四晶体管的第一极和第二极分别与第一节点和第二电源线耦接;

11、第五晶体管,第五晶体管的栅极与字线耦接,第五晶体管的第一极和第二极分别与第二节点和第一传输线耦接,第五晶体管为pmos;

12、第六晶体管,第六晶体管的栅极与字线耦接,第六晶体管的第一极和第二极分别与第一节点和第二传输线耦接,第六晶体管为pmos。

13、在一些实施例中,

14、第三晶体管为氧化物晶体管;第四晶体管为氧化物晶体管。

15、在一些实施例中,

16、第一晶体管为pmos;第二晶体管为pmos;第三晶体管为nmos;第四晶体管为nmos。

17、在一些实施例中,

18、第一晶体管为环绕栅极晶体管;第二晶体管为环绕栅极晶体管;第五晶体管为环绕栅极晶体管;第六晶体管为环绕栅极晶体管。

19、在一些实施例中,第一传输线和第二传输线被配置为在读操作中被预充数据0。

20、在一些实施例中,包括:

21、衬底;

22、第一结构层,位于衬底的一侧,第一结构层包括第一晶体管、第二晶体管、第五晶体管和第六晶体管;

23、第二结构层,位于第一结构层背离衬底的一侧,第二结构层包括第三晶体管和第四晶体管。

24、在一些实施例中,

25、第一晶体管、第二晶体管、第五晶体管和第六晶体管均为环绕栅极晶体管;第三晶体管和第四晶体管均为氧化物晶体管;

26、对于存储元,第二结构层中的第二区域在衬底上的正投影与第一结构层中的第一区域在衬底上的正投影至少部分交叠,第一区域至少包括第一晶体管和第二晶体管所占用的区域,第二区域至少包括第三晶体管和第四晶体管所占用的区域。

27、在一些实施例中,对于存储元,第一电源线和第二电源线位于第一区域和第二区域在衬底上的正投影的同一侧。

28、在一些实施例中,第一晶体管、第二晶体管、第五晶体管和第六晶体管均为环绕栅极晶体管;第三晶体管和第四晶体管均为氧化物晶体管;

29、对于存储元,第二结构层中的氧化物晶体管在衬底上的正投影与第一结构层中的环绕栅极晶体管在衬底上的正投影至少部分交叠。

30、在一些实施例中,对于存储元,第三晶体管在衬底上的正投影与第一晶体管在衬底上的正投影至少部分交叠,第四晶体管在衬底上的正投影与第二晶体管在衬底上的正投影至少部分交叠。

31、本公开实施例的技术方案,通过将传输管(即第五晶体管和第六晶体管)设置为pmos,相比于传统的6t sram改变了读写路径,使得下拉管的驱动电流最小,有利于采用氧化物晶体管制备下拉管(即第三晶体管t3和第四晶体管t4),并且不会增大下拉管的尺寸。

32、上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本公开进一步的方面、实施方式和特征将会是容易明白的。

本文档来自技高网...

【技术保护点】

1.一种静态存储器,其特征在于,包括:

2.根据权利要求1所述的静态存储器,其特征在于,

3.根据权利要求1所述的静态存储器,其特征在于,

4.根据权利要求1所述的静态存储器,其特征在于,

5.根据权利要求1所述的静态存储器,其特征在于,所述第一传输线和所述第二传输线被配置为在读操作中被预充数据0。

6.根据权利要求1-5中任一项所述的静态存储器,其特征在于,包括:

7.根据权利要求6所述的静态存储器,其特征在于,

8.根据权利要求7所述的静态存储器,其特征在于,对于所述存储元,所述第一电源线和所述第二电源线位于所述第一区域和所述第二区域在所述衬底上的正投影的同一侧。

9.根据权利要求6所述的静态存储器,其特征在于,所述第一晶体管、所述第二晶体管、所述第五晶体管和所述第六晶体管均为环绕栅极晶体管;所述第三晶体管和所述第四晶体管均为氧化物晶体管;

10.根据权利要求9所述的静态存储器,其特征在于,对于所述存储元,所述第三晶体管在所述衬底上的正投影与所述第一晶体管在所述衬底上的正投影至少部分交叠,所述第四晶体管在所述衬底上的正投影与所述第二晶体管在所述衬底上的正投影至少部分交叠。

...

【技术特征摘要】

1.一种静态存储器,其特征在于,包括:

2.根据权利要求1所述的静态存储器,其特征在于,

3.根据权利要求1所述的静态存储器,其特征在于,

4.根据权利要求1所述的静态存储器,其特征在于,

5.根据权利要求1所述的静态存储器,其特征在于,所述第一传输线和所述第二传输线被配置为在读操作中被预充数据0。

6.根据权利要求1-5中任一项所述的静态存储器,其特征在于,包括:

7.根据权利要求6所述的静态存储器,其特征在于,

8.根据权利要求7所述的静态存储器,其特征在于...

【专利技术属性】
技术研发人员:殷华湘包运娇许高博张学祥
申请(专利权)人:中国科学院微电子研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1