【技术实现步骤摘要】
本申请属于半导体，尤其涉及一种非对称型混合多栅半导体器件及其制作方法、芯片。
技术介绍
1、现代电力电子技术要求芯片系统向高频化、集成化和智能化方向发展，bcd(bipolar-cmos-dmos)工艺是实现这一趋势的关键。作为功率芯片核心器件，dmos(double-diffused mosfet)器件具备高耐压、大电流、易驱动等突出优点，被广泛应用于电源管理、电机控制、汽车电子等工业领域。
2、为实现工艺平台兼容性，dmos器件通常采用横向设计，电压承担单元平行分布于芯片表面，形成ldmos(lateral dmos)器件种类。ldmos器件过电流能力与电压承担单元正相关，较大的电压承担单元虽然带来优秀的过电流特性，但大幅增加了器件表面积，芯片的集成程度被极大降低。
技术实现思路
1、本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种非对称型混合多栅半导体器件及其制作方法、芯片，能够在提高器件的过电流能力的同时，维持了较小的器件面积，保证了器件集成度。
2、第一方面，本申请提供了一种非对称型混合多栅半导体器件，包括：
3、衬底，包括第一高压阱区，所述第一高压阱区中设有沿目标方向依次连接的漏极区、第一漂移区和第二漂移区，所述第二漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度；所述第二漂移区中设有阱区，所述阱区中设有沿所述目标方向相间隔的第一源极区和第二源极区，所述第一源极区靠近所述第一漂移区一侧的阱区构成第一沟道区，所述第二源极
4、第一栅极结构，位于所述衬底的一侧，且覆盖所述第一沟道区；
5、第二栅极结构，位于所述第一高压阱区内，且位于所述第二漂移区背离所述第一漂移区的一侧，且覆盖所述第二沟道区。
6、根据本申请的非对称型混合多栅半导体器件，通过设置第一漂移区和第二漂移区，且第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度，使电流能分流至两条导通路径，第一条导通路径由漏极区经第一漂移区和第一沟道区到第一源极区，第二条导通路径由漏极区经第一漂移区、第二漂移区和第二沟道区到第二源极区，且第二沟道区沿衬底的厚度方向设置，有效减小器件的导通电阻，增大器件的过电流能力，器件内部发热更加均匀，同时维持较小的器件面积，保证了器件集成度。
7、根据本申请的一个实施例，所述漏极区、所述第一漂移区、所述第一沟道区和所述第一源极区构成第一导通路径，所述漏极区、所述第一漂移区、所述第二漂移区、所述第二沟道区和所述第二源极区构成第二导通路径，所述第一导通路径与所述第二导通路径并联设置。
8、根据本申请的一个实施例，所述第一导通路径的导通电阻与所述第二导通路径的导通电阻相对称。
9、根据本申请的一个实施例，所述第二沟道区沿所述衬底的厚度方向的长度小于所述第一沟道区沿所述目标方向的长度，所述目标方向与所述厚度方向相垂直。
10、根据本申请的一个实施例，所述第一源极区与所述第二源极区呈非对称设置。
11、根据本申请的一个实施例，所述第二源极区的离子浓度大于所述第一源极区的离子浓度。
12、根据本申请的一个实施例，所述第二源极区沿所述衬底的厚度方向的深度大于所述第一源极区沿所述厚度方向的深度。
13、根据本申请的一个实施例，所述阱区中还设有体电极接触区，所述体电极接触区位于所述第一源极区与所述第二源极区之间，且所述体电极接触区与所述第一源极区之间的距离大于所述体电极接触区与所述第二源极区之间的距离。
14、根据本申请的一个实施例，所述第二漂移区与所述阱区沿所述目标方向的截面重合。
15、根据本申请的一个实施例，所述半导体器件还包括隔离结构，所述隔离结构位于所述第一漂移区与所述第一栅极结构之间。
16、根据本申请的一个实施例，所述隔离结构包括场氧结构或浅沟槽隔离结构。
17、根据本申请的一个实施例，所述第一栅极结构覆盖所述第一沟道区、部分所述隔离结构、以及所述隔离结构与所述第一沟道区之间的第一漂移区。
18、根据本申请的一个实施例，所述第一栅极结构包括第一栅极和第一栅极绝缘层；
19、所述第一栅极绝缘层覆盖所述第一沟道区、部分所述隔离结构、以及所述隔离结构与所述第一沟道区之间的第一漂移区，所述第一栅极覆盖所述第一栅极绝缘层。
20、根据本申请的一个实施例，所述第二栅极结构从所述第二漂移区的上表面沿所述衬底的厚度方向延伸至所述第二漂移区内，且所述第二栅极结构沿所述厚度方向的高度大于或等于所述阱区沿所述厚度方向的深度。
21、根据本申请的一个实施例，所述第二栅极结构包括第二栅极和第二栅极绝缘层；
22、所述第二栅极从所述第二漂移区的上表面沿所述厚度方向延伸至所述第二漂移区内，所述第二栅极氧化层围绕所述第二栅极设置。
23、根据本申请的一个实施例，所述阱区中还设有轻掺杂源极区，所述轻掺杂源极区位于所述第一源极区与所述第一沟道区之间。
24、根据本申请的一个实施例，所述衬底还包括第二高压阱区；
25、所述第二高压阱区与所述第一高压阱区沿所述目标方向间隔设置，所述第二高压阱区中设有衬底电极接触区。
26、根据本申请的一个实施例，所述半导体器件还包括漏极触点、第一源极触点、第二源极触点、第一栅极触点和第二栅极触点；
27、所述漏极触点位于所述漏极区上并与所述漏极区连接，所述第一源极触点位于所述第一源极区上并与所述第一源极区连接，所述第二源极触点位于所述第二源极区上并与所述第二源极区连接，所述第一源极触点与所述第二源极触点相连接，所述第一栅极触点位于所述第一栅极结构上并与所述第一栅极结构连接，所述第二栅极触点位于所述第二栅极结构上并与所述第二栅极结构连接。
28、第二方面，本申请提供了一种芯片，包括如上述第一方面所述的非对称型混合多栅半导体器件。
29、第三方面，本申请提供了一种非对称型混合多栅半导体器件的制作方法，包括：
30、在衬底中形成第一高压阱区；
31、在所述第一高压阱区中形成沿目标方向连接的第一漂移区和第二漂移区，所述第二漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度；
32、在所述第二漂移区中形成阱区；
33、在所述衬底的一侧形成第一栅极结构，并在所述第二漂移区背离所述第一漂移区一侧的所述第一高压阱区中形成第二栅极结构；
34、在在所述第一漂移区背离所述第二漂移区一侧的所述第一高压阱区中形成漏极区，并在所述阱区中形成沿所述目标方向相间隔的第一源极区和第二源极区，所述第一源极区靠近所述第一漂移区一侧的阱区构成第一沟道区，所述第二源极区底部的阱区构成第二沟道区，所述第一栅极结构覆盖所述第一沟道区，所述第二栅极结构覆盖所述第二沟道区。
35、根据本申请的一个实施例，所述漏极区、所述第一漂移区、所述本文档来自技高网...
【技术保护点】
1.一种非对称型混合多栅半导体器件，其特征在于，包括：
2.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述漏极区、所述第一漂移区、所述第一沟道区和所述第一源极区构成第一导通路径，所述漏极区、所述第一漂移区、所述第二漂移区、所述第二沟道区和所述第二源极区构成第二导通路径，所述第一导通路径与所述第二导通路径并联设置。
3.根据权利要求2所述的非对称型混合多栅半导体器件，其特征在于，所述第一导通路径的导通电阻与所述第二导通路径的导通电阻相对称。
4.根据权利要求3所述的非对称型混合多栅半导体器件，其特征在于，所述第二沟道区沿所述衬底的厚度方向的长度小于所述第一沟道区沿所述目标方向的长度，所述目标方向与所述厚度方向相垂直。
5.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述第一源极区与所述第二源极区呈非对称设置。
6.根据权利要求5所述的非对称型混合多栅半导体器件，其特征在于，所述第二源极区的离子浓度大于所述第一源极区的离子浓度。
7.根据权利要求5所述的非对称型混合多栅半导体器件
8.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述阱区中还设有体电极接触区，所述体电极接触区位于所述第一源极区与所述第二源极区之间，且所述体电极接触区与所述第一源极区之间的距离大于所述体电极接触区与所述第二源极区之间的距离。
9.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述第二漂移区与所述阱区沿所述目标方向的截面重合。
10.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述半导体器件还包括隔离结构，所述隔离结构位于所述第一漂移区与所述第一栅极结构之间。
11.根据权利要求10所述的非对称型混合多栅半导体器件，其特征在于，所述隔离结构包括场氧结构或浅沟槽隔离结构。
12.根据权利要求10所述的非对称型混合多栅半导体器件，其特征在于，所述第一栅极结构覆盖所述第一沟道区、部分所述隔离结构、以及所述隔离结构与所述第一沟道区之间的第一漂移区。
13.根据权利要求12所述的非对称型混合多栅半导体器件，其特征在于，所述第一栅极结构包括第一栅极和第一栅极绝缘层；
14.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述第二栅极结构从所述第二漂移区的上表面沿所述衬底的厚度方向延伸至所述第二漂移区内，且所述第二栅极结构沿所述厚度方向的高度大于或等于所述阱区沿所述厚度方向的深度。
15.根据权利要求14所述的非对称型混合多栅半导体器件，其特征在于，所述第二栅极结构包括第二栅极和第二栅极绝缘层；
16.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述阱区中还设有轻掺杂源极区，所述轻掺杂源极区位于所述第一源极区与所述第一沟道区之间。
17.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述衬底还包括第二高压阱区；
18.根据权利要求1-17任一项所述的非对称型混合多栅半导体器件，其特征在于，所述半导体器件还包括漏极触点、第一源极触点、第二源极触点、第一栅极触点和第二栅极触点；
19.一种芯片，其特征在于，包括如权利要求1-18任一项所述的非对称型混合多栅半导体器件。
20.一种非对称型混合多栅半导体器件的制作方法，其特征在于，包括：
21.根据权利要求20所述的非对称型混合多栅半导体器件的制作方法，其特征在于，所述漏极区、所述第一漂移区、所述第一沟道区和所述第一源极区构成第一导通路径，所述漏极区、所述第一漂移区、所述第二漂移区、所述第二沟道区和所述第二源极区构成第二导通路径，所述第一导通路径与所述第二导通路径并联设置，所述第一导通路径的导通电阻与所述第二导通路径的导通电阻相同。
22.根据权利要求20所述的非对称型混合多栅半导体器件的制作方法，其特征在于，所述第一源极区与所述第二源极区呈非对称设置。
23.根据权利要求20所述的非对称型混合多栅半导体器件的制作方法，其特征在于，所述方法还包括：
24.根据权利要求20所述的非对称型混合多栅半导体器件的制作方法，其特征在于，所述第二漂移区与所述阱区沿所述目标方向的截面重合，所述第二漂移区和所述阱区采用同一掩膜版形成。
25.根据权利要求20所述的非对称型混合多栅半导体器件的制作方法，其特征在于，所述在所述第一高压阱区中形成...
【技术特征摘要】
1.一种非对称型混合多栅半导体器件，其特征在于，包括：
2.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述漏极区、所述第一漂移区、所述第一沟道区和所述第一源极区构成第一导通路径，所述漏极区、所述第一漂移区、所述第二漂移区、所述第二沟道区和所述第二源极区构成第二导通路径，所述第一导通路径与所述第二导通路径并联设置。
3.根据权利要求2所述的非对称型混合多栅半导体器件，其特征在于，所述第一导通路径的导通电阻与所述第二导通路径的导通电阻相对称。
4.根据权利要求3所述的非对称型混合多栅半导体器件，其特征在于，所述第二沟道区沿所述衬底的厚度方向的长度小于所述第一沟道区沿所述目标方向的长度，所述目标方向与所述厚度方向相垂直。
5.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述第一源极区与所述第二源极区呈非对称设置。
6.根据权利要求5所述的非对称型混合多栅半导体器件，其特征在于，所述第二源极区的离子浓度大于所述第一源极区的离子浓度。
7.根据权利要求5所述的非对称型混合多栅半导体器件，其特征在于，所述第二源极区沿所述衬底的厚度方向的深度大于所述第一源极区沿所述厚度方向的深度。
8.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述阱区中还设有体电极接触区，所述体电极接触区位于所述第一源极区与所述第二源极区之间，且所述体电极接触区与所述第一源极区之间的距离大于所述体电极接触区与所述第二源极区之间的距离。
9.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述第二漂移区与所述阱区沿所述目标方向的截面重合。
10.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述半导体器件还包括隔离结构，所述隔离结构位于所述第一漂移区与所述第一栅极结构之间。
11.根据权利要求10所述的非对称型混合多栅半导体器件，其特征在于，所述隔离结构包括场氧结构或浅沟槽隔离结构。
12.根据权利要求10所述的非对称型混合多栅半导体器件，其特征在于，所述第一栅极结构覆盖所述第一沟道区、部分所述隔离结构、以及所述隔离结构与所述第一沟道区之间的第一漂移区。
13.根据权利要求12所述的非对称型混合多栅半导体器件，其特征在于，所述第一栅极结构包括第一栅极和第一栅极绝缘层；
14.根据权利要求1所述的非对称型混合多栅半导体器件，其特征在于，所述第二栅极结构从所述第二漂移区的上表面沿所述衬底的厚度方向延伸至所述第二漂移区内，且所述第二栅极结构沿所述厚度方向的高度大于或等于所述阱区沿所述厚度方向的深度。
15.根据权利要求14所述的非对称型混合多栅半导体器件，其特征在...
【专利技术属性】
技术研发人员：朱亚星，赵东艳，郁文，陈燕宁，刘芳，吴波，李君建，梁英宗，王凯，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。