System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 具有凹陷栅极的半导体元件及其制备方法技术_技高网

具有凹陷栅极的半导体元件及其制备方法技术

技术编号:44479225 阅读:0 留言:0更新日期:2025-03-04 17:47
本公开提供一种半导体元件以及该半导体元件的制备方法。该半导体元件包括一基底;一凹陷栅极介电层,朝内设置在该基底中并包括一U型剖面轮廓;一凹陷栅极下导电层,设置在该凹陷栅极介电层上并包括一谷型剖面轮廓,导致产生一第一谷;一凹陷栅极上导电层,共形地设置在该凹陷栅极下导电层的该第一谷上;以及一凹陷栅极罩盖层,设置在该凹陷栅极上导电层上。

【技术实现步骤摘要】

本申请案主张美国第18/236,490号专利申请案的优先权(即优先权日为“2023年8月22日”),其内容以全文引用的方式并入本文中。本公开关于一种半导体元件以及该半导体元件的制备方法。特别是有关于一种具有一凹陷栅极的半导体元件以及具有该凹陷栅极的该半导体元件的制备方法。


技术介绍

1、半导体元件使用在不同的电子应用,例如个人电脑、手机、数码相机,或其他电子设备。半导体元件的尺寸逐渐地变小,以符合计算能力所逐渐增加的需求。然而,在尺寸变小的制程期间,增加不同的问题,且如此的问题持续增加。因此,仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。

2、上文的“先前技术”说明仅提供
技术介绍
,并未承认上文的“先前技术”说明揭示本公开的标的,不构成本公开的先前技术,且上文的“先前技术”的任何说明均不应作为本案的任一部分。


技术实现思路

1、本公开的一实施例提供一种半导体元件,包括一基底;一凹陷栅极介电层,朝内设置在该基底中并包括一u形剖面轮廓;一凹陷栅极下导电层,设置在该凹陷栅极介电层上并包括一谷形剖面轮廓,导致产生一第一谷;一凹陷栅极上导电层,共形地设置在该凹陷栅极下导电层的该第一谷上;以及一凹陷栅极罩盖层,设置在该凹陷栅极上导电层上。

2、本公开的另一实施例提供一种半导体元件,包括一基底,包括一第一周围区以及一第二周围区;多个凹陷栅极,分别包括:一凹陷栅极介电层,朝内设置在该第一周围区中并包括一u型剖面轮廓;一凹陷栅极下导电层,设至在该凹陷栅极介电层上并包括一谷型剖面轮廓,导致产生一第一谷;一凹陷栅极上导电层,共形地设置在该凹陷栅极下导电层的该第一谷上;以及一凹陷栅极罩盖层,设置在该凹陷栅极上导电层上;以及一周围栅极结构,设置在该第二周围区上。该第一周围区的一元件密度大于该第二周围区的一元件密度。

3、本公开的另一实施例提供一种半导体元件的制备方法,包括提供包括一第一周围区以及一第二周围区的一基底;形成一心轴层在该第一周围区上;共形地形成一层间隙子材料在该基底上并覆盖该心轴层;执行一间隙子蚀刻制程以将该层间隙子材料转变成多个牺牲间隙子在该心轴层的各侧上;形成一下层在该基底上并覆盖该心轴层与该多个牺牲间隙子;凹陷该下层以暴露该心轴层与该多个牺牲间隙子;选择地移除该多个牺牲间隙子以暴露该第一周围区;形成多个栅极凹陷在该第一周围区中;以及形成多个凹陷栅极在该多个栅极凹陷上。

4、由于本公开该半导体元件的设计,借由利用凹陷栅极介电层可以有效地控制与较小栅极尺寸相关的漏电问题。此外,多个凹陷栅极(例如凹陷栅极)与多个平面栅极(例如周围栅极结构)可以同时制造,导致可能降低制造成本。

5、上文已相当广泛地概述本公开的技术特征及优点,使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解,可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解,这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

本文档来自技高网...

【技术保护点】

1.一种半导体元件,包括:

2.如权利要求1所述的半导体元件,其中该凹陷栅极下导电层的一上表面位在高于该基底的一上表面的一垂直位面处。

3.如权利要求2所述的半导体元件,其中该凹陷栅极上导电层的一下表面位在低于该基底的该上表面的一垂直位面处。

4.如权利要求3所述的半导体元件,其中该凹陷栅极罩盖层的一下部位在低于该基底的该上表面的一垂直位面处。

5.如权利要求4所述的半导体元件,其中该凹陷栅极介电层包括氧化物、氮化物、氮氧化物、金属硅酸盐、铝酸盐、钛酸盐、高k介电材料或其组合。

6.如权利要求5所述的半导体元件,其中该凹陷栅极下导电层包括多晶硅、多晶锗、多晶硅锗、掺杂多晶硅、掺杂多晶锗或是掺杂多晶硅锗。

7.如权利要求6所述的半导体元件,其中该凹陷栅极上导电层包括钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物、金属氮化物、过渡金属铝化物、或其组合。

8.如权利要求7所述的半导体元件,其中该凹陷栅极罩盖层包括氮化硅、氮氧化硅或是氧化氮化硅。

9.一种半导体元件,包括:

10.如权利要求9所述的半导体元件,其中该周围栅极结构包括:

11.如权利要求9所述的半导体元件,其中该栅极介电层的一宽度大于该凹陷栅极介电层的一宽度。

12.如权利要求11所述的半导体元件,其中该栅极介电层与该凹陷栅极介电层包括相同材料。

13.如权利要求11所述的半导体元件,其中该栅极下导电层与该凹陷栅极下导电层包括相同材料。

14.如权利要求11所述的半导体元件,其中该栅极上导电层与该凹陷栅极上导电层包括相同材料。

15.如权利要求11所述的半导体元件,其中该栅极罩盖层与该凹陷栅极罩盖层包括相同材料。

...

【技术特征摘要】

1.一种半导体元件,包括:

2.如权利要求1所述的半导体元件,其中该凹陷栅极下导电层的一上表面位在高于该基底的一上表面的一垂直位面处。

3.如权利要求2所述的半导体元件,其中该凹陷栅极上导电层的一下表面位在低于该基底的该上表面的一垂直位面处。

4.如权利要求3所述的半导体元件,其中该凹陷栅极罩盖层的一下部位在低于该基底的该上表面的一垂直位面处。

5.如权利要求4所述的半导体元件,其中该凹陷栅极介电层包括氧化物、氮化物、氮氧化物、金属硅酸盐、铝酸盐、钛酸盐、高k介电材料或其组合。

6.如权利要求5所述的半导体元件,其中该凹陷栅极下导电层包括多晶硅、多晶锗、多晶硅锗、掺杂多晶硅、掺杂多晶锗或是掺杂多晶硅锗。

7.如权利要求6所述的半导体元件,其中该凹陷栅极上导电层包括钨、钴、锆、钽、钛、铝、钌、铜、金...

【专利技术属性】
技术研发人员:庄英政
申请(专利权)人:南亚科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1