【技术实现步骤摘要】
本专利技术属于半导体器件，具体涉及一种内嵌flr掩埋jte的半导体终端结构及其制作方法以及包含该半导体终端结构的半导体器件。
技术介绍
1、宽禁带半导体器件的pn结由于存在曲率效应，导致结边缘处的电场聚集，造成器件的反向阻断能力严重退化，进而导致器件被提前击穿，极大地降低了器件的耐压水平。为了解决前述问题，通常在半导体器件中设计终端结构来调整电场的分布，提高器件的击穿电压。
2、目前，商业化的宽禁带半导体器件（例如碳化硅器件）中常用的终端结构为场限环（flr）或/和结终端扩展（jte）结构。仅有场限环的终端设计，虽然工艺简单容易实现，器件性能也较为稳定，但是需要占据更多的芯片面积，降低了芯片的利用率。仅有jte的终端设计，虽然具有更高的效率，但是器件对截面电荷更敏感，制备工艺也更复杂，从而导致制造成本也更高。因而，flr和jte结合的终端结构能够更好地缓解电场集中现象。
3、然而，随着宽禁带半导体器件外延结构的多样化，尤其是在沟槽型mosfet（金属-氧化物-半导体场效应晶体管）器件中，由于设计了对沟槽栅的槽角进行保护的掺杂区，导致器件的终端区无法使用常规的flr或jte结构。因为对沟槽栅的槽角进行保护的外延结构会屏蔽所有的flr和jte的作用，导致终端结构失效。
技术实现思路
1、基于上述技术问题，本专利技术提供一种内嵌flr掩埋jte的半导体终端结构。该半导体终端结构能够稳定地应用于存在栅极槽角保护区的半导体器件中，并能够优化器件的电场分布，提升器件的击
2、具体地，为了实现上述目的，本专利技术采用如下技术方案：
3、一种内嵌flr掩埋jte的宽禁带半导体终端结构，包括依次叠加的衬底、外延层和层间介质层；所述外延层中设置有埋层和位于所述埋层之上的阱区；所述埋层被分隔区分隔成多个掩埋悬浮jte分区；至少在离半导体器件主结区最近的所述外延层中，设置有若干个场限环；所述衬底、所述外延层和所述分隔区的掺杂类型均为第一类型；所述埋层、所述阱区和所述场限环的掺杂类型均为第二类型。
4、在优选的方案中，所述分隔区为第一掺杂区，所述第一掺杂区的掺杂浓度大于所述外延层的掺杂浓度。
5、在进一步优选的方案中，所述第一掺杂区为多层结构，每一层沿所述衬底到所述层间介质层的方向上的尺寸都不相同。
6、在优选的方案中，所述埋层和所述阱区之间的所述外延层中设置有电场阻挡层。
7、在优选的方案中，所述场限环中设置有第一沟槽；所述第一沟槽被所述层间介质层填充。
8、在进一步优选的方案中，所述第一沟槽为多级沟槽。
9、本专利技术还提供所述内嵌flr掩埋jte的宽禁带半导体终端结构的制备方法，包括以下步骤：
10、s1、在衬底上生长外延层，并在所述外延层中形成埋层；所述埋层将所述外延层分成位于所述埋层之下的第一外延层和位于所述埋层之上的第二外延层；在所述埋层中形成分隔区，得到掩埋悬浮jte分区；
11、s2、在所述第二外延层的上层中形成阱区；
12、s3、在离半导体器件主结区最近的所述外延层中，形成由多个场限环组成的内嵌flr分区；
13、s4、在所述第二外延层的上表面沉积层间介质层。
14、本专利技术还提供一种包含所述内嵌flr掩埋jte的宽禁带半导体终端结构半导体器件。
15、在优选的方案中，所述半导体器件包括位于主结区的所述外延层中的第二掺杂区，所述第二掺杂区的掺杂类型为第二类型。
16、在进一步优选的方案中，所述第二掺杂区中设置有第二沟槽，所述第二沟槽中被所述层间介质层填充。
17、与现有技术相比，本专利技术的技术方案具有以下有益效果：
18、（1）本专利技术中通过内嵌flr掩埋jte的复合终端结构设计，并调节每个掩埋悬浮jte分区沿主结区至终端区的方向上的尺寸，以及调节每个内嵌flr分区内flr的数量、每个flr的掺杂宽度和相邻两个flr之间的间距，从而使得器件的电场得到更好的分布，降低了电场聚集程度，提高了器件的耐压能力。
19、（2）埋层中离主结区最远（或者离划片区最近）的分隔区作为电场截止区，可以防止电荷进入到划片区，避免器件出现漏电情况；同时还能让电场快速被截止，达到缓解电场强度和调节电场分布的目的。
20、（3）阱区能够降低终端结构对界面电荷的敏感程度，防止电场从分隔区向器件表面聚集。同时，阱区还可以作为一层jte结构，进一步优化器件内部的电场分布，提升器件的耐压能力。
21、（4）电场阻挡层能够进一步阻挡穿过分隔区的电场，对器件内部的电场分布进行优化，从而进一步提升器件的击穿特性。
本文档来自技高网...【技术保护点】
1.一种内嵌FLR掩埋JTE的宽禁带半导体终端结构，其特征在于，包括依次叠加的衬底、外延层和层间介质层；所述外延层中设置有埋层和位于所述埋层之上的阱区；所述埋层被分隔区分隔成多个掩埋悬浮JTE分区；至少在离半导体器件主结区最近的所述外延层中，设置有若干个场限环；所述衬底、所述外延层和所述分隔区的掺杂类型均为第一类型；所述埋层、所述阱区和所述场限环的掺杂类型均为第二类型。
2.根据权利要求1所述的半导体终端结构，其特征在于，所述分隔区为第一掺杂区，所述第一掺杂区的掺杂浓度大于所述外延层的掺杂浓度。
3.根据权利要求2所述的半导体终端结构，其特征在于，所述第一掺杂区为多层结构，每一层沿所述衬底到所述层间介质层的方向上的尺寸都不相同。
4.根据权利要求1所述的半导体终端结构，其特征在于，所述埋层和所述阱区之间的所述外延层中设置有电场阻挡层。
5.根据权利要求1所述的半导体终端结构，其特征在于，所述场限环中设置有第一沟槽；所述第一沟槽被所述层间介质层填充。
6.根据权利要求5所述的半导体终端结构，其特征在于，所述第一沟槽为多级沟
7.权利要求1~6任一项所述的半导体终端结构的制备方法，其特征在于，包括以下步骤：
8.一种半导体器件，其特征在于，包含权利要求1~6任一项所述的半导体终端结构。
9.根据权利要求8所述的半导体器件，其特征在于，包括位于主结区的所述外延层中的第二掺杂区，所述第二掺杂区的掺杂类型为第二类型。
10.根据权利要求9所述的半导体器件，其特征在于，所述第二掺杂区中设置有第二沟槽，所述第二沟槽中被所述层间介质层填充。
...【技术特征摘要】
1.一种内嵌flr掩埋jte的宽禁带半导体终端结构，其特征在于，包括依次叠加的衬底、外延层和层间介质层；所述外延层中设置有埋层和位于所述埋层之上的阱区；所述埋层被分隔区分隔成多个掩埋悬浮jte分区；至少在离半导体器件主结区最近的所述外延层中，设置有若干个场限环；所述衬底、所述外延层和所述分隔区的掺杂类型均为第一类型；所述埋层、所述阱区和所述场限环的掺杂类型均为第二类型。
2.根据权利要求1所述的半导体终端结构，其特征在于，所述分隔区为第一掺杂区，所述第一掺杂区的掺杂浓度大于所述外延层的掺杂浓度。
3.根据权利要求2所述的半导体终端结构，其特征在于，所述第一掺杂区为多层结构，每一层沿所述衬底到所述层间介质层的方向上的尺寸都不相同。
4.根据权利要求1所述的半导体终端结构，其特征在于，所述...
【专利技术属性】
技术研发人员：袁俊，成志杰，郭飞，王宽，陈伟，吴阳阳，
申请(专利权)人：湖北九峰山实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。