【技术实现步骤摘要】
本专利技术属于类脑神经网络、计算机体系结构与人工智能软硬件协同领域，具体涉及一种基于神经拟态的异构多核分布式类脑仿生架构及其工作方法；主要应用于图像场景分析、语音识别、情感分析、智能驾驶、根源分析、风险预测、决策分析、安全对抗等多ai场景下的硬件解决方案。
技术介绍
1、神经拟态的异构多核分布式类脑仿生架构及其工作方法受大脑思维过程各个脑部件工作机理以及神经元可塑机制启发，采用数学中矩阵论、泛函分析、群论、图论、波函数等结合人工智能相关算法，全面模拟人脑思维过程，将大脑思维过程各个脑区功能采用数学、硬件电路、通信网络、人工智能算法等技术构建出具有类人思维的神经拟态仿生芯片，让芯片模拟类似人脑的思维过程。
2、此架构采用硬件编程模拟出神经拟态神经元处理器，通过简单微指令模拟神经元具有的逻辑控制功能，结合向量机原理、脉动机原理、并行处理器机理、矩阵控制器原理、生成式编程拟态出神经可塑神经元处理器，并作为此架构的核心部件；架构中的其他部件结合此功能部件构造出类脑功能；
3、数学中矩阵论、泛函分析、群论、图论、波函数等结合人工智能相关算法如深度学习、图学习、强化学习、神经计算、混沌动力学、生物启发计算、生成式函数编程、同构涌现、信号与系统、忆阻器等相关理论，结合计算机体系结构综合cpu、tpu、gpu、ipu、fpga、soc、noc、c2c、d2d、并行计算、群核决策、存算一体、近存计算、动态重构、多模态、大模型、rag以及人脑神经系统(尤其是顶叶、颞叶、额叶、枕叶)的神经环路和丘脑、苍白球、扣带回、纹状体、基
技术实现思路
1、为解决快速思维、推理、记忆、决策等类脑功能，本专利技术提出构建出神经拟态异构处理器、多节点矩阵处理器、忆阻神经拟态单元、神经可塑单元、神经拟态路由系统、脉动耦合单元、全脑空间模拟处理单元等机制与部件实现上述类脑功能。
2、为了实现上述目的，本专利技术采用如下技术方案:
3、一种基于神经拟态的类脑仿生架构及其工作方法包括神经拟态异构处理器、多节点矩阵处理器、忆阻神经拟态单元、神经可塑单元、神经拟态路由系统、脉动耦合单元、全脑空间模拟处理单元。
4、所述神经拟态异构处理器包括中央控制单元、各类寄存器、各类存储区、alu、神经可塑单元、并行处理单元、各类总线，sni指令集；其用硬件语言实现上述功能部件，模拟出类似大脑架构的cpu，神经拟态异构处理器不是固定的同一类型处理器，而是不同脑区有不同的神经拟态处理器，神经拟态异构处理器对其部件按照人类思维过程自定义相关器件以完成相关思维过程，其工作步骤如下：
5、步骤1：中央控制单元主要接收神经拟态微指令，中央控制单元接收到神经拟态微指令后，调动相关寄存器其中包括时间寄存器、空间寄存器、推理寄存器、价值寄存器、策略寄存器、匹配寄存器、感知寄存器、情感寄存器、联想寄存器、抽象寄存器、合成寄存器、路由寄存器和alu(逻辑处理器)等通过数据总线、决策总线、控制总线、脉动总线(合成总线)完成对应功能；
6、步骤2：各类存储区为各类寄存器保存数据如感知区、时间区、空间区、推理区、价值区、策略区、匹配区、情感区、联想区、抽象区、合成区等配合中央控制单元对各类寄存器数据进行保存和提取，各类存储区中有一内部存储单元其包括一个逻辑区，存储着中央控制单元要不断持续运行的逻辑，逻辑区内的部件分为两大功能部件一是运行逻辑区二是模拟逻辑区，运行逻辑区内的逻辑是可随时修改--类似人类的意识区，模拟逻辑区是将中央处理单元产生的处理数据存储在各寄存器上数据进行加工处理，其受运行逻辑区和中央控制单元以及逻辑处理器所用，模拟逻辑区类似于人类的潜意识区，当达到一定的匹配模式后提交到运行逻辑区(意识区)，让运行逻辑区接收当前的逻辑组合，中央控制器接收当前的逻辑组合后进行运行，以此达到动态思考的过程。
7、步骤3：alu(逻辑处理器)接收到中央控制器发来的微指令进行处理；逻辑处理器不仅仅完成现在的数学逻辑运算还包括价值运算、时序运算以及空间运算、策略运算等，中央控制器是调度中心而alu是逻辑中心，他和中央控制器、寄存器、存储器紧密配合完成相关任务的加工处理。
8、步骤4：神经拟态异构处理器部件之间的结合通过总线控制器同各类部件进行交流，包括数据总线、决策总线、控制总线、脉动总线(合成总线)；数据总线和控制总线采用并行形式提高处理速度；决策总线采用axi方式对处理后的执行逻辑进行输入输出；脉动总线由脉动矩阵控制器控制，用于产生脉动算法，是模拟人类思维过程的重要一环，它将各个神经元或各种神经拟态处理器按照逻辑进行组合。
9、步骤5：sni神经拟态指令集贯穿整个神经拟态处理器各个环节，它主要包含常规微指令、决策微指令、空间微指令、时间微指令、组合微指令等各类简约指令，不同的神经拟态异构处理器有不同的微指令。sni神经拟态指令集是神经拟态系统编程的基础，是各类神经元所具有的逻辑基础，它通过上层高级指令和工程师进行交流。
10、步骤6：神经拟态异构处理器作为后续各个区域的基础，各区域群之间采用复馈技术进行双向沟通，同时由此生成的神经元之间(平层、上层、下层)也采用复馈技术进行双向沟通
11、所述多节点矩阵处理器包括多节点矩阵处理器包括神经拟态异构处理器、矩阵处理器、矩阵外接模块、功能存储区、路由信息存储器、决策存储区、推理合成单元；多节点矩阵处理器用硬件编程语言实现，主要管理多个及多种神经拟态处理器之间进行通信、协调处理的管理单元，其神经拟态处理器之间的连接主要通过矩阵处理器实现矩阵连接模块，矩阵外接模块通过总线按照自定义协议将各处理模块进行耦合，矩阵处理器内部主要采用脉动耦合单元管理和响应各神经拟态处理器按要求进行工作，其工作步骤如下：
12、多节点矩阵处理器中的脉动耦合单元调动多个神经拟态处理器以及多个神经元之间如何协调处理特定问题的，是多节点矩阵处理器的核心，多节点矩阵处理器主要包括神经拟态异构处理器、矩阵处理器、矩阵外接模块、功能存储区、路由信息存储器、决策存储区、推理合成单元。功能存储区主要作用是每个参与处理或不参与处理、以及新生成的神经拟态处理器都有编号，功能存储区主要对这些编号进行管理登记，记录神经拟态处理器功能作用便于调动；推理合成单元主要是发送接收信息加工处理(全脑模拟空间处理单元发送接收来的信息)请求，根据请求调动神经可塑算法、推理合成算法生成各类脉动机，协调计算各类需求；推理合成算法主要作业是类似于生成式函数编程，根据接收到信息分析后调动相关资源以满足每次不一样的处理需求，从而形成类脑思维处理过程。
本文档来自技高网...【技术保护点】
1.一种基于神经拟态的异构多核分布式类脑仿生架构及其工作方法，包括神经拟态异构处理器、多节点矩阵处理器、忆阻神经拟态单元、神经可塑单元、神经拟态路由系统、脉动耦合单元、全脑空间模拟处理单元；其特征在于：所述神经拟态异构处理器包括中央控制单元、各类寄存器、各类存储区、ALU、神经可塑单元、并行处理单元、各类总线，SNI指令集；所述多节点矩阵处理器包括神经拟态异构处理器、矩阵处理器、矩阵外接模块；所述神经可塑单元包括神经元DNA标识生成器、思维链生成器、AI信息处理单元、神经元联想单元；所述脉动耦合单元主要包括脉动机阵列、矩阵内存、矩阵管理单元、推理组合生成单元、各类总线；所述全脑空间模拟处理单元主要外接各类包括合成生成单元、拟态处理器矩阵、多节点矩阵处理器、异构众核内存、异构众核管理单元、矩阵登记表、各类脑区接口、各类拟态处理器；所述忆阻神经拟态单元主要包括忆阻器神经元、逻辑脉冲发生器、忆阻器神经元阵列、忆阻器后逻辑分析器、逻辑推理区、神经突出；所述神经拟态路由系统主要包括路由器核心、信息DNA路由处理器、路由分发处理器、路由信息储存区、路由策略存储区、路由决策处理器、路由链生成器
2.根据权利要求1所述的神经拟态异构处理器包括中央控制单元、各类寄存器、各类存储区、ALU、各类总线、神经可塑单元、并行处理单元、SNI指令集。中央控制单元通过各类总线将各类寄存器、各类存储区、ALU、神经可塑单元、并行处理单元进行连接；每神经拟态异构处理器通过SNI指令集实现上述各单元之间互相联系；整个神经拟态异构处理器摆脱了臃肿的指令集，采用SNI微指令模拟神经元的处理过程；神经拟态处理器基于SNI微指令构建出N多个神经元，每个神经元雷同于一个独立的处理程序。
3.根据权利要求1所述的多节点矩阵处理器包括神经拟态异构处理器、矩阵处理器、矩阵外接模块、功能存储区、路由信息存储器、决策存储区、推理合成单元；多节点矩阵处理器主要管理多个及多种神经拟态处理器之间进行通信、协调处理的管理单元，其神经拟态处理器之间的连接主要用矩阵外接模块通过总线按照自定义协议将各种异构处理器进行耦合，矩阵处理器内部主要采用脉动耦合单元管理和响应各神经拟态异构处理器按要求进行工作。
4.根据权利要求1所述的神经可塑单元包括神经元DNA标识生成器、思维链生成器、AI信息处理单元、神经元联想单元；每个神经元DNA标识采用类似于生物DNA结构使其具有唯一的标识，神经元发出的信息都带有相关的标识信息；AI信息处理单元处理各神经元发来的信息；思维链生成器根据发来的信息动态生成推理逻辑，针对不同逻辑要求动态生成不同的处理程序；神经元联想单元根据思维链生成器产生的推理逻辑进行模糊匹配，关联到各个神经拟态脑区，使其协同完成相关任务，类似神经元自我繁殖和神经元自我构建生成各类神经元；神经元是基于神经拟态处理器的微指令程序，通过AI信息处理单元后经思维链生成器加工生成各类微指令，模拟相关神经元自生成和自构建。AI信息处理单元采用类似AI智能编译器生成微指令程序，AI信息处理单元自定义一套解释基于微指令的神经拟态指令集的智能意图镜像，为后续的联想和思维链产生服务；神经拟态指令集包括微指令集和仿生指令集。
5.根据权利要求1所述脉动耦合单元主要包括脉动机阵列、矩阵内存、矩阵管理单元、推理组合生成单元、各类总线；脉动耦合单元是为了处理各类数据能并行执行并提供相关对应处理策略，从而进行各神经拟态处理器组合；推理组合生成单元为生成对应处理方案给出相关脉动机阵列方案，同时匹配相关的矩阵内存、形成矩阵管理单元，为后续的逻辑推理提供管理监控，协调多个神经拟态处理器处理特定问题。矩阵内存主要作用是每个参与处理或不参与处理、以及新生成的神经拟态处理器都有编号，矩阵内存主要对这些编号进行管理登记，记录神经拟态处理器功能作用便于调动，矩阵内存主要是给脉动机服务的，多核异构处理脉动阵列使用矩阵内存进行数据交互；矩阵管理主要管理神经拟态处理器，对多核异构脉动机进行管理和监控；推理组合生成单元主要是生成相关异构多核的脉动机完成相关业务处理，而前面提到神经可塑是生成相关指令集；全脑模拟空间处理单元收发来的信息,根据信息进行AI智能匹配生成相关多核异构处理机脉动阵列。
6.根据权利要求1所述全脑空间模拟处理单元主要包括信息合成生成单元、拟态处理器矩阵、推理组合生成器、多节点矩阵处理器、异构众核内存、异构众核管理单元、矩阵登记表、各类脑区接口、各类拟态处理器；信息合成生成单元：全脑空间模拟处理单元主要作用是加工接收发送各类输入输出信息，是类脑仿生架构的核心，其调动类脑仿生架构的各个部件协调工作，模拟产生类脑处理过程；推理组合生成器主要完成对接收来的输入输出信息根据...
【技术特征摘要】
1.一种基于神经拟态的异构多核分布式类脑仿生架构及其工作方法，包括神经拟态异构处理器、多节点矩阵处理器、忆阻神经拟态单元、神经可塑单元、神经拟态路由系统、脉动耦合单元、全脑空间模拟处理单元；其特征在于：所述神经拟态异构处理器包括中央控制单元、各类寄存器、各类存储区、alu、神经可塑单元、并行处理单元、各类总线，sni指令集；所述多节点矩阵处理器包括神经拟态异构处理器、矩阵处理器、矩阵外接模块；所述神经可塑单元包括神经元dna标识生成器、思维链生成器、ai信息处理单元、神经元联想单元；所述脉动耦合单元主要包括脉动机阵列、矩阵内存、矩阵管理单元、推理组合生成单元、各类总线；所述全脑空间模拟处理单元主要外接各类包括合成生成单元、拟态处理器矩阵、多节点矩阵处理器、异构众核内存、异构众核管理单元、矩阵登记表、各类脑区接口、各类拟态处理器；所述忆阻神经拟态单元主要包括忆阻器神经元、逻辑脉冲发生器、忆阻器神经元阵列、忆阻器后逻辑分析器、逻辑推理区、神经突出；所述神经拟态路由系统主要包括路由器核心、信息dna路由处理器、路由分发处理器、路由信息储存区、路由策略存储区、路由决策处理器、路由链生成器。
2.根据权利要求1所述的神经拟态异构处理器包括中央控制单元、各类寄存器、各类存储区、alu、各类总线、神经可塑单元、并行处理单元、sni指令集。中央控制单元通过各类总线将各类寄存器、各类存储区、alu、神经可塑单元、并行处理单元进行连接；每神经拟态异构处理器通过sni指令集实现上述各单元之间互相联系；整个神经拟态异构处理器摆脱了臃肿的指令集，采用sni微指令模拟神经元的处理过程；神经拟态处理器基于sni微指令构建出n多个神经元，每个神经元雷同于一个独立的处理程序。
3.根据权利要求1所述的多节点矩阵处理器包括神经拟态异构处理器、矩阵处理器、矩阵外接模块、功能存储区、路由信息存储器、决策存储区、推理合成单元；多节点矩阵处理器主要管理多个及多种神经拟态处理器之间进行通信、协调处理的管理单元，其神经拟态处理器之间的连接主要用矩阵外接模块通过总线按照自定义协议将各种异构处理器进行耦合，矩阵处理器内部主要采用脉动耦合单元管理和响应各神经拟态异构处理器按要求进行工作。
4.根据权利要求1所述的神经可塑单元包括神经元dna标识生成器、思维链生成器、ai信息处理单元、神经元联想单元；每个神经元dna标识采用类似于生物dna结构使其具有唯一的标识，神经元发出的信息都带有相关的标识信息；ai信息处理单元处理各神经元发来的信息；思维链生成器根据发来的信息动态生成推理逻辑，针对不同逻辑要求动态生成不同的处理程序；神经元联想单元根据思维链生成器产生的推理逻辑进行模糊匹配，关联到各个神经拟态脑区，使其协同完成相关任务，类似神经元自我繁殖和神经元自我构建生成各类神经元；神经元是基于神经拟态处理器的微指令程序，通过ai信息处理单元后经思维链生成器加工生成各类微指令，模拟相关神经元自生成和自构建。ai信息处理单元采用类似ai智能编译器生成微指令程序，ai信息处理单元自定义一套解释基于微指令的神经拟态指令集的智能意图镜像，为后续的联想和思维链产生服务；神经拟态指令集包括微指令集和仿生指...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。