【技术实现步骤摘要】
本专利技术有关于用以隔离高端区(high side region)电路以及低端区(low sideregion)电路的一种高电压结终端结构，特别有关于提供静电放电路径的高电压结终端结构。
技术介绍
1、图1显示高压集成电路的电路图。如图1所示，高压集成电路100包括低端区驱动电路110、电压电平移位电路120、高端区驱动电路130、上桥晶体管q1以及下桥晶体管q2。下桥驱动电路110根据输入信号sin而控制下桥晶体管q2，而将驱动信号经电压电平移位电路120以及高端区电路130而控制上桥晶体管q1，其中低端区驱动电路110由低电压vd以及接地端gnd所供电。
2、高端区驱动电路130由第一高电压vb以及浮动电压vs所供电，其中第一高电压vb大于第二高电压hv，上桥晶体管q1以及下桥晶体管q2不同时导通而产生浮动电压vs。电压电平移位电路120包括第一n型晶体管n1、第二n型晶体管n2、第一电阻r1以及第二电阻r2，用以将低端区驱动电路110所产生的驱动信号(即，范围自低电压vd至接地端gnd)转换为高端区驱动电路130的电压电平(即，范围自第一高电压vb至浮动电压vs)。为了隔离低端区驱动电路110以及高端区驱动电路130，高压集成电路100更包括高电压结终端(high-voltagejunction termination)结构所寄生的结二极管jd，其中结二极管jd的阴极端nc耦接至第一高电压vb，结二极管jd的阳极端na耦接至接地端gnd。
3、由于结二极管jd较第一n型晶体管n1以及第二n型晶体管n
技术实现思路
1、本专利技术在此提出了具有静电放电能力的高电压结终端结构，通过将高电压结终端结构形成硅控整流器，使得占据较大电路面积的高电压结终端结构具有优异的静电放电能力。此外，本专利技术更将高电压结终端结构所形成的硅控整流器的导通电压降低，确保静电电荷确实经由高电压结终端结构所形成的硅控整流器而排除至接地端，进而降低其他电路元件因静电放电而烧毁的可能性。
2、有鉴于此，本专利技术提出一种高电压结终端结构，用以划分分别位于一第一区域以及一第二区域的半导体元件。上述高电压结终端结构包括：一第一阱区、一第二阱区、一第一掺杂区、一第二掺杂区、一第三掺杂区、一第四掺杂区以及一第五掺杂区。上述第一阱区具有n型掺杂。上述第二阱区具有p型掺杂，与上述第一阱区相邻且于一界面与上述第一阱区相接触。上述第一掺杂区具有n型掺杂且形成于上述第一阱区中。上述第二掺杂区具有p型掺杂且形成于上述第一阱区中。上述第三掺杂区具有n型掺杂且形成于上述第二阱区中。上述第四掺杂区具有p型掺杂且形成于上述第二阱区中。上述第五掺杂区具有n型掺杂且形成于上述第一阱区以及上述第二阱区中且位于上述界面上。
3、根据本专利技术的一实施例，上述第一区域的半导体元件由一第一高电压以及一第一低电压进行供电，上述第二区域的半导体元件由第二高电压以及一第二低电压所供电。上述第一高电压超过上述第一低电压，上述第二高电压超过上述第二低电压。上述第一高电压超过上述第二高电压，上述第二低电压不大于上述第一低电压。
4、根据本专利技术的一实施例，上述第一阱区、上述第二阱区、上述第一掺杂区、上述第二掺杂区、上述第三掺杂区、上述第四掺杂区以及上述第五掺杂区形成一硅控整流器，其中上述第五掺杂区用以降低上述硅控整流器的导通电压。
5、根据本专利技术的一实施例，当上述第一高电压发生一静电放电事件时，上述静电放电事件的电荷经由上述硅控整流器而排除至上述第二低电压。
6、根据本专利技术的一实施例，上述第一掺杂区以及上述第二掺杂区电连接在一起而形成一第一节点且电连接至上述第一高电压，上述第三掺杂区以及上述第四掺杂区电连接在一起而形成一第二节点且电连接至上述第二低电压。
7、根据本专利技术的一实施例，上述高电压结终端结构更包括一场氧化层。上述场氧化层形成于上述第二掺杂区以及上述第三掺杂区之间。上述场氧化层具有一宽度，其中上述宽度用以决定上述高电压结终端结构的临界电压。
8、根据本专利技术的另一实施例，上述高电压结终端结构更包括：一第一栅极氧化层、一第二栅极氧化层、一第一栅极电极以及一第二栅极电极。上述第一栅极氧化层位于上述场氧化层以及上述第五掺杂区之间且覆盖于上述第一阱区之上。上述第二栅极氧化层形成于上述第三掺杂区以及上述第五掺杂区之间且覆盖于上述第二阱区之上。上述第一栅极电极覆盖于上述场氧化层以及上述第一栅极氧化层，且与上述第一栅极氧化层相互接触。上述第二栅极电极覆盖于上述第二栅极氧化层之上，且与上述第二栅极氧化层相互接触。
9、根据本专利技术的另一实施例，上述第一掺杂区、上述第二掺杂区、上述第一阱区、上述第三掺杂区、上述第四掺杂区、上述第五掺杂区、上述第二阱区、上述第二栅极氧化层以及上述第二栅极电极形成一硅控整流器，其中上述第五掺杂区用以降低上述硅控整流器的导通电压，上述第二栅极氧化层用以进一步降低上述硅控整流器的导通电压。
10、根据本专利技术的另一实施例，上述第一掺杂区以及上述第二掺杂区电连接在一起而形成一第一节点且电连接至上述第一高电压，上述第三掺杂区、上述第四掺杂区以及上述第二栅极电极电连接在一起而形成一第二节点且电连接至上述第二低电压。
11、根据本专利技术的一实施例，上述第一阱区、上述第二阱区、上述第一掺杂区、上述第二掺杂区、上述第三掺杂区、上述第一栅极氧化层、上述第二栅极氧化层以及上述第四掺杂区沿着一第一方向排列。上述第一掺杂区、上述第二掺杂区、上述第一栅极氧化层、上述第二栅极氧化层、上述第三掺杂区以及上述第四掺杂区沿着一第二方向延伸，其中上述第一方向以及上述第二方向为不同。
12、根据本专利技术的又一实施例，上述第五掺杂区更包括多个子掺杂区。上述多个子掺杂区沿着一第二方向排列，其中上述多个子掺杂区的每一个子掺杂区之间具有一间距。
13、根据本专利技术的又一实施例，上述第一掺杂区、上述第二掺杂区、上述第一阱区、上述多个子掺杂区、上述第二栅极氧化层、上述第二栅极电极、上述第三掺杂区、上述第二阱区以及上述第四掺杂区形成一第一硅控整流器。上述第一掺杂区、上述第二掺杂区、上述第一阱区、上述第三掺杂区、上述第二阱区以及上述第四掺杂区形成一第二硅控整流器。上述第一硅控整流器以及上述第二硅控整流器为不同。
14、根据本专利技术的又一实施例，上述第一硅控整流器的临界电压近似于上述第二硅控整流器的临界电压，其中上述第一硅控整流器的导通电压小于上述第二硅控整流器的导通电压。
本文档来自技高网...【技术保护点】
1.一种高电压结终端结构，其特征在于，用以划分分别位于一第一区域以及一第二区域的半导体元件，包括：
2.如权利要求1所述的高电压结终端结构，其特征在于，上述第一区域的半导体元件由一第一高电压以及一第一低电压进行供电，上述第二区域的半导体元件由第二高电压以及一第二低电压所供电，其中上述第一高电压超过上述第一低电压，上述第二高电压超过上述第二低电压，其中上述第一高电压超过上述第二高电压，其中上述第二低电压不大于上述第一低电压。
3.如权利要求2所述的高电压结终端结构，其特征在于，上述第一阱区、上述第二阱区、上述第一掺杂区、上述第二掺杂区、上述第三掺杂区、上述第四掺杂区以及上述第五掺杂区形成一硅控整流器，其中上述第五掺杂区用以降低上述硅控整流器的导通电压。
4.如权利要求3所述的高电压结终端结构，其特征在于，当上述第一高电压发生一静电放电事件时，上述静电放电事件的电荷经由上述硅控整流器而排除至上述第二低电压。
5.如权利要求2所述的高电压结终端结构，其特征在于，上述第一掺杂区以及上述第二掺杂区电连接在一起而形成一第一节点且电连接至上述第一
6.如权利要求2所述的高电压结终端结构，其特征在于，更包括：
7.如权利要求6所述的高电压结终端结构，其特征在于，更包括：
8.如权利要求7所述的高电压结终端结构，其特征在于，上述第一掺杂区、上述第二掺杂区、上述第一阱区、上述第三掺杂区、上述第四掺杂区、上述第五掺杂区、上述第二阱区、上述第二栅极氧化层以及第二栅极电极形成一硅控整流器，其中上述第五掺杂区用以降低上述硅控整流器的导通电压，其中上述第二栅极氧化层用以进一步降低上述硅控整流器的导通电压。
9.如权利要求8所述的高电压结终端结构，其特征在于，上述第一掺杂区以及上述第二掺杂区电连接在一起而形成一第一节点且电连接至上述第一高电压，上述第三掺杂区、上述第四掺杂区以及上述第二栅极电极电连接在一起而形成一第二节点且电连接至上述第二低电压。
10.如权利要求9所述的高电压结终端结构，其特征在于，上述第一阱区、上述第二阱区、上述第一掺杂区、上述第二掺杂区、上述第三掺杂区、上述第一栅极氧化层、上述第二栅极氧化层以及上述第四掺杂区沿着一第一方向排列；
11.如权利要求10所述的高电压结终端结构，其特征在于，上述第五掺杂区更包括：
12.如权利要求11所述的高电压结终端结构，其特征在于，上述第一掺杂区、上述第二掺杂区、上述第一阱区、上述多个子掺杂区、上述第二栅极氧化层、上述第二栅极电极、上述第三掺杂区、上述第二阱区以及上述第四掺杂区形成一第一硅控整流器；
13.如权利要求12所述的高电压结终端结构，其特征在于，上述第一硅控整流器的临界电压近似于上述第二硅控整流器的临界电压；
...【技术特征摘要】
1.一种高电压结终端结构，其特征在于，用以划分分别位于一第一区域以及一第二区域的半导体元件，包括：
2.如权利要求1所述的高电压结终端结构，其特征在于，上述第一区域的半导体元件由一第一高电压以及一第一低电压进行供电，上述第二区域的半导体元件由第二高电压以及一第二低电压所供电，其中上述第一高电压超过上述第一低电压，上述第二高电压超过上述第二低电压，其中上述第一高电压超过上述第二高电压，其中上述第二低电压不大于上述第一低电压。
3.如权利要求2所述的高电压结终端结构，其特征在于，上述第一阱区、上述第二阱区、上述第一掺杂区、上述第二掺杂区、上述第三掺杂区、上述第四掺杂区以及上述第五掺杂区形成一硅控整流器，其中上述第五掺杂区用以降低上述硅控整流器的导通电压。
4.如权利要求3所述的高电压结终端结构，其特征在于，当上述第一高电压发生一静电放电事件时，上述静电放电事件的电荷经由上述硅控整流器而排除至上述第二低电压。
5.如权利要求2所述的高电压结终端结构，其特征在于，上述第一掺杂区以及上述第二掺杂区电连接在一起而形成一第一节点且电连接至上述第一高电压，上述第三掺杂区以及上述第四掺杂区电连接在一起而形成一第二节点且电连接至上述第二低电压。
6.如权利要求2所述的高电压结终端结构，其特征在于，更包括：
7.如权利要求6所述的高电压结终端结构，其特征在于，更包括：
8.如权利...
【专利技术属性】
技术研发人员：陈柏安，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。