【技术实现步骤摘要】
本专利技术涉及半导体器件领域，尤其涉及具有介质层电场屏蔽环的氧化镓基功率器件及其制备方法。
技术介绍
1、氧化镓(ga2o3)材料可为功率器件带来显著的性能提升，如：约8mv/cm的超高临界击穿场强可极大的提升功率器件的击穿电压、约4.8ev的超宽禁带可提升功率器件在高温、强辐射等极端环境下的可靠性、熔体法生长的衬底材料可降低功率器件的材料成本。然而，由于氧化镓材料暂无有效的p型掺杂方案，致使现阶段氧化镓基功率器件无法采用硅(si)基和sic基功率器件中成熟的终端技术来提升器件击穿电压。此外，氧化镓材料超高临界击穿场强和较大的介电常数(k)也会导致器件的介质层中产生极高电场，从而出现介质层提前击穿的现象，限制了器件击穿电压的优化。因此，基于氧化镓独特的材料特性，开发适合氧化镓基功率器件的终端技术及制备工艺对提升器件性能具有重要意义。
2、因此，现有技术还有待于改进和发展。
技术实现思路
1、基于上述现有技术的不足，本专利技术的目的在于提供具有介质层电场屏蔽环的氧化镓基功率器件及其制备方法，旨在提供适用于氧化镓基功率器件的终端结构以使得氧化镓基功率器件具有较高的击穿电压。
2、本专利技术的技术方案如下：
3、本专利技术的第一方面，提供一种具有介质层电场屏蔽环的氧化镓基功率器件，其中，所述具有介质层电场屏蔽环的氧化镓基功率器件包括从下至上依次层叠设置的第一电极层、氧化镓衬底和氧化镓外延层；
4、所述具有介质层电场屏蔽环的氧化镓基功率器件还
5、第一介质层，位于所述氧化镓外延层的表面上；
6、p型半导体层，连续位于所述氧化镓外延层的表面上和所述第一介质层的部分表面上，所述p型半导体层位于所述第一介质层部分表面上的部分即为第一场板；
7、p型半导体屏蔽环，位于所述第一介质层的表面上且与所述第一场板间隔设置；
8、第二介质层，连续位于所述第一介质层的表面上、所述p型半导体屏蔽环的表面上以及所述第一场板的部分表面上；
9、第二电极层，连续位于所述p型半导体层的表面上和所述第二介质层的部分表面上，所述第二电极层位于所述第二介质层部分表面上的部分即为第二场板。
10、可选地，所述氧化镓衬底的厚度为50～650μm；
11、所述氧化镓衬底为高掺杂n型氧化镓衬底，掺杂浓度为1018～1020cm-3；
12、所述氧化镓外延层的厚度为2～20μm；
13、所述氧化镓外延层为低掺杂n型氧化镓外延层，掺杂浓度为1015～1017cm-3。
14、可选地，所述第一介质层的厚度为100nm～1μm；所述第一介质层的材料包括氧化硅、氮化硅、氧化铝和二氧化铪中的至少一种；
15、所述第二介质层的厚度为300nm～2μm；所述第二介质层的材料包括氧化硅、氮化硅、氧化铝和二氧化铪中的至少一种。
16、可选地，所述第一电极层的材料包括ti、ni、ag和au中的至少一种；
17、所述第二电极层的材料包括ni、mo、w、pt、ptox、al、au和ag中的至少一种。
18、可选地，所述p型半导体层的厚度为100～600nm；所述p型半导体层包括p型nio、p型cu2o、p型氧化镓和p型金刚石中的至少一种；
19、所述p型半导体屏蔽环的厚度为100～600nm；所述p型半导体屏蔽环包括p型nio、p型cu2o、p型氧化镓和p型金刚石中的至少一种。
20、可选地，所述第一场板与所述p型半导体屏蔽环之间的间距为2～10μm。
21、可选地，当在水平面的第一方向上，p型半导体层的宽度与第一介质层的宽度和p型半导体屏蔽环的宽度相同时，则在所述水平面上与所述第一方向垂直的方向上：
22、第一场板的宽度为3～20μm；
23、p型半导体屏蔽环的宽度为3～10μm。
24、可选地，所述第二电极层在所述氧化镓外延层上的投影覆盖所述p型半导体层在所述氧化镓外延层上的投影；或，所述第二电极层在所述氧化镓外延层上的投影与所述p型半导体层在所述氧化镓外延层上的投影重合。
25、可选地，所述第二场板远离所述第一场板的一端在所述氧化镓外延层上的投影位于所述p型半导体屏蔽环在所述氧化镓外延层上的投影中；
26、所述具有介质层电场屏蔽环的氧化镓基功率器件还包括：
27、钝化层，所述钝化层连续位于在所述第二介质层的表面上和所述第二电极层的部分表面上。
28、本专利技术的第二方面，提供一种本专利技术如上所述的具有介质层电场屏蔽环的氧化镓基功率器件的制备方法，其中，包括如下步骤：
29、提供氧化镓衬底；
30、在所述氧化镓衬底的表面上形成氧化镓外延层；
31、在所述氧化镓外延层的表面上形成第一介质层；
32、在所述氧化镓外延层的表面上和所述第一介质层的部分表面上形成p型半导体层，所述p型半导体层位于所述第一介质层部分表面上的部分即为第一场板；
33、在所述第一介质层的表面上形成与所述第一场板间隔设置的p型半导体屏蔽环；
34、在所述第一介质层的表面上、p型半导体屏蔽环的表面上以及第一场板的部分表面上形成第二介质层；
35、在所述p型半导体层的表面上和所述第二介质层的部分表面上形成第二电极层，所述第二电极层位于所述第二介质层部分表面上的部分即为第二场板；
36、在所述氧化镓衬底背离所述氧化镓外延层的一侧形成第一电极层，得到所述具有介质层电场屏蔽环的氧化镓基功率器件。
37、有益效果：本专利技术在氧化镓基功率器件中引入了双层场板结构，通过将p型半导体层延伸至第一介质层的表面上，形成第一场板结构以抑制p型半导体层与氧化镓外延层界面边缘处电场集中现象，降低电场峰值。通过将第二电极层延伸至第二介质层的表面，形成第二场板结构，可以抑制第一场板结构边缘下方第一介质层以及氧化镓外延层表面电场集中。因此，双层场板结构能够优化终端电场分布，降低电场峰值，提升器件击穿电压。进一步，通过引入p型半导体屏蔽环结构，可以有效降低介质层内的电场峰值，抑制介质层提前击穿现象的发生，进一步提升器件击穿电压。
本文档来自技高网...【技术保护点】
1.一种具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述具有介质层电场屏蔽环的氧化镓基功率器件包括从下至上依次层叠设置的第一电极层、氧化镓衬底和氧化镓外延层；
2.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述氧化镓衬底的厚度为50～650μm；
3.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第一介质层的厚度为100nm～1μm；所述第一介质层的材料包括氧化硅、氮化硅、氧化铝和二氧化铪中的至少一种；
4.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第一电极层的材料包括Ti、Ni、Ag和Au中的至少一种；
5.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述p型半导体层的厚度为100～600nm；所述p型半导体层包括p型NiO、p型Cu2O、p型氧化镓和p型金刚石中的至少一种；
6.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第一场板与所述p型半导体屏蔽环之间的
7.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，当在水平面的第一方向上，p型半导体层的宽度与第一介质层的宽度和p型半导体屏蔽环的宽度相同时，则在所述水平面上与所述第一方向垂直的方向上：
8.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第二电极层在所述氧化镓外延层上的投影覆盖所述p型半导体层在所述氧化镓外延层上的投影；或，所述第二电极层在所述氧化镓外延层上的投影与所述p型半导体层在所述氧化镓外延层上的投影重合。
9.根据权利要求8所述的具有介电层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第二场板远离所述第一场板的一端在所述氧化镓外延层上的投影位于所述p型半导体屏蔽环在所述氧化镓外延层上的投影中；
10.一种权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件的制备方法，其特征在于，包括如下步骤：
...【技术特征摘要】
1.一种具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述具有介质层电场屏蔽环的氧化镓基功率器件包括从下至上依次层叠设置的第一电极层、氧化镓衬底和氧化镓外延层；
2.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述氧化镓衬底的厚度为50～650μm；
3.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第一介质层的厚度为100nm～1μm；所述第一介质层的材料包括氧化硅、氮化硅、氧化铝和二氧化铪中的至少一种；
4.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述第一电极层的材料包括ti、ni、ag和au中的至少一种；
5.根据权利要求1所述的具有介质层电场屏蔽环的氧化镓基功率器件，其特征在于，所述p型半导体层的厚度为100～600nm；所述p型半导体层包括p型nio、p型cu2o、p型氧化镓和p型金刚石中的至少一种；
6.根据权利要求1所述的具有介质层电场...
【专利技术属性】
技术研发人员：齐红基，陈端阳，田卡，
申请(专利权)人：杭州富加镓业科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。