半导体结构的形成方法、半导体结构、器件及电子装置制造方法及图纸

技术编号：44423587 阅读：0 留言：0更新日期：2025-02-28 18:38

本发明专利技术涉及半导体技术领域，特别涉及一种半导体结构的形成方法、半导体结构、器件及电子装置。所述半导体结构的形成方法可以包括：提供一具有第一沟槽的衬底结构；衬底结构包括依次设置的基底层、外延层、第一氧化层、硬掩膜层和第二氧化层；第一沟槽贯穿第一氧化层、硬掩膜层和第二氧化层，且其底部位于外延层；对具有第一沟槽的衬底结构的硬掩膜层分两次回刻，并在对硬掩膜层的两次回刻之间，采用热氧工艺在第一沟槽的表面形成隔离氧化层；后续形成层间介质层于第一沟槽中，得到目标半导体结构。从而不仅能够使得形成的隔离氧化层不会产生膜应力，也能够降低鸟嘴效应以及硬掩膜屋檐对后续所形成的层间介质层的填充质量的影响。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及半导体，特别涉及一种半导体结构的形成方法、半导体结构、器件及电子装置。

技术介绍

1、在半导体器件的成型加工中，通常会涉及沟槽的形成，且在沟槽后，为了隔离前后工艺中各层之间的影响，会先在沟槽的侧壁形成一层氧化层来作为隔离层，隔离层作为半导体器件中的必要成型步骤，其形成的质量会影响后续层的成膜质量，最终影响半导体器件的性能，这使得其成为了相关人员的研究热点。

2、现有技术中，一种方案是采用热氧与沉积工艺结合的方式来在沟槽的侧壁形成复合工艺的氧化层，虽然形成的氧化层不容易存在鸟嘴效应，但形成氧化层的工艺较复杂，也容易存在膜应力。另一种方案是采用直接热氧的方式来在沟槽的侧壁形成氧化层，成型工艺简单，也能改善膜应力，但该种方案容易产生鸟嘴效应以及硬掩膜屋檐，造成后续所形成材料层的质量缺陷(如存在填充空隙)，进而影响器件的性能。因此，如何提供一种既能避免氧化层的膜应力，还能够降低鸟嘴效应和硬掩膜屋檐问题对后续工艺的影响的半导体制造方案成为了亟需解决的技术问题。

技术实现思路

1、为解决上述技术问题，本申请于一方面公开了一种半导体结构的形成方法，其包括：

2、提供一具有第一沟槽的衬底结构；所述衬底结构包括依次设置的基底层、外延层、第一氧化层、硬掩膜层和第二氧化层；所述第一沟槽贯穿所述第一氧化层、所述硬掩膜层和所述第二氧化层，且所述第一沟槽的底部位于所述外延层；

3、对所述硬掩膜层进行第一回刻处理，以去除邻近所述第一沟槽的开口处的部分硬掩膜层；</p>

4、基于热氧工艺在所述第一沟槽的表面形成隔离氧化层；

5、对具有所述隔离氧化层的衬底结构进行第二回刻处理，以去除所述第二氧化层、部分所述第一氧化层以及部分所述隔离氧化层，并使所述硬掩膜层的侧边与所述第一沟槽的侧壁齐平；

6、形成层间介质层于所述第一沟槽中，得到目标半导体结构。

7、在一个示例性的实施方式中，所述第一回刻处理对所述硬掩模层的回刻量小于所述第二回刻处理对所述硬掩模层的回刻量。

8、在一个示例性的实施方式中，在进行所述第一回刻处理后，所述硬掩膜层的第一侧边和所述第一氧化层的第二侧边相对所述第一沟槽的内壁向内凹陷，以暴露所述外延层的顶部的局部区域；所述第一侧边和所述第二侧边分别为所述硬掩膜层、所述第一氧化层靠近所述第一沟槽的内壁的侧边。

9、在一个示例性的实施方式中，所述对具有所述隔离氧化层的衬底结构进行第二回刻处理之前，所述方法还包括：

10、对具有所述隔离氧化层的衬底结构进行第三回刻处理，以暴露所述硬掩膜层的端部。

11、在一个示例性的实施方式中，所述第三回刻处理后的第二氧化层的厚度小于所述第一回刻处理后的第二氧化层的厚度。

12、在一个示例性的实施方式中，在进行所述第三回刻处理后，所述第二氧化层的厚度大于或者等于第一预设厚度，所述第一预设厚度为450至550埃。

13、在一个示例性的实施方式中，所述基于热氧工艺在所述第一沟槽的表面形成隔离氧化层，包括：

14、基于热氧工艺在所述第一沟槽的表面形成隔离氧化层，得到由所述隔离氧化层围绕所述第一沟槽形成的第二沟槽；

15、在所述第二沟槽中形成源极导体；所述源极导体的顶部低于所述外延层的顶部。

16、在一个示例性的实施方式中，所述形成层间介质层于所述第一沟槽中，得到目标半导体结构，包括：

17、在所述第一沟槽内以及所述硬掩膜层的表面形成层间介质层；

18、对形成有所述层间介质层的衬底结构的表面进行平坦化处理，以去除位于所述硬掩膜层上的层间介质层以及部分所述硬掩膜层；

19、去除所述硬掩膜层、所述第一氧化层和部分所述层间介质层，以使所述层间介质层的顶部低于所述外延层的顶部，且所述层间介质层覆盖于所述源极导体的端部。

20、在一个示例性的实施方式中，在所述目标半导体结构中，所述隔离氧化层的顶部与所述第一沟槽的内壁的夹角为钝角。

21、在一个示例性的实施方式中，所述隔离氧化层的厚度为4000至9000埃。

22、本申请于另一方面还公开了一种半导体结构，其是基于上述的形成方法制备得到的。

23、本申请于另一方面还公开了一种半导体器件的形成方法，其包括:

24、在形成目标半导体结构之后，形成栅极；所述目标半导体结构是基于上述的形成方法制备得到的。

25、本申请于另一方面还公开了一种半导体器件，其是基于上述的形成方法制备得到的。

26、本申请于另一方面还公开了一种电子装置，其包括上述的半导体器件。

27、本申请实施例提供的一种半导体结构的形成方法具体通过对具有第一沟槽的衬底结构的硬掩膜层分两次回刻，并在对硬掩膜层的两次回刻之间，采用热氧工艺在第一沟槽的表面形成隔离氧化层，这种直接采用一种成型工艺来形成隔离氧化层的方式使得所形成的膜层均匀，相比于现有采用复合工艺来形成隔离氧化层的方式来说，不容易产生膜应力，且通过对硬掩膜层分两次回刻，即先在形成隔离氧化层之前进行一次回刻，缩减硬掩膜层的宽度，从而可以降低后续所形成的隔离氧化层的鸟嘴效应，且在形成隔离氧化层之后再进行一次硬掩膜层的回刻，可以使硬掩膜层的侧边与第一沟槽的侧壁齐平，降低硬掩膜层的屋檐结构对后续材料(如层间介质层)的填充质量的影响。

本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法，其特征在于，包括：

2.根据权利要求1所述的形成方法，其特征在于，所述第一回刻处理对所述硬掩模层的回刻量小于所述第二回刻处理对所述硬掩模层的回刻量。

3.根据权利要求1所述的形成方法，其特征在于，在进行所述第一回刻处理后，所述硬掩膜层的第一侧边和所述第一氧化层的第二侧边相对所述第一沟槽的内壁向内凹陷，以暴露所述外延层的顶部的局部区域；所述第一侧边和所述第二侧边分别为所述硬掩膜层、所述第一氧化层靠近所述第一沟槽的内壁的侧边。

4.根据权利要求1所述的形成方法，其特征在于，所述对具有所述隔离氧化层的衬底结构进行第二回刻处理之前，所述方法还包括：

5.根据权利要求4所述的形成方法，其特征在于，所述第三回刻处理后的第二氧化层的厚度小于所述第一回刻处理后的第二氧化层的厚度。

6.根据权利要求5所述的形成方法，其特征在于，在进行所述第三回刻处理后，所述第二氧化层的厚度大于或者等于第一预设厚度，所述第一预设厚度为450至550埃。

7.根据权利要求1-6中任一项所述的形成方法，其特征在于，所述

8.根据权利要求7所述的形成方法，其特征在于，所述形成层间介质层于所述第一沟槽中，得到目标半导体结构，包括：

9.根据权利要求1-6中任一项所述的形成方法，其特征在于，在所述目标半导体结构中，所述隔离氧化层的顶部与所述第一沟槽的内壁的夹角为钝角。

10.根据权利要求1-6中任一项所述的形成方法，其特征在于，所述隔离氧化层的厚度为4000至9000埃。

11.一种半导体结构，其特征在于，是基于如权利要求1-10任一项所述的形成方法制备得到的。

12.一种半导体器件的形成方法，其特征在于，包括:

13.一种半导体器件，其特征在于，是基于如权利要求12所述的形成方法制备得到的。

14.一种电子装置，其特征在于，包括如权利要求13所述的半导体器件。

...

【技术特征摘要】

1.一种半导体结构的形成方法，其特征在于，包括：

2.根据权利要求1所述的形成方法，其特征在于，所述第一回刻处理对所述硬掩模层的回刻量小于所述第二回刻处理对所述硬掩模层的回刻量。

4.根据权利要求1所述的形成方法，其特征在于，所述对具有所述隔离氧化层的衬底结构进行第二回刻处理之前，所述方法还包括：

5.根据权利要求4所述的形成方法，其特征在于，所述第三回刻处理后的第二氧化层的厚度小于所述第一回刻处理后的第二氧化层的厚度。

6.根据权利要求5所述的形成方法，其特征在于，在进行所述第三回刻处理后，所述第二氧化层的厚度大于或者等于第一预设厚度，所述第一预...

【专利技术属性】
技术研发人员：兰总金，陈国帅，李秀柱，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人