System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 电路性能预测方法及相关设备技术_技高网

电路性能预测方法及相关设备技术

技术编号:44413522 阅读:0 留言:0更新日期:2025-02-25 10:28
本申请涉及人工智能领域。具体涉及一种电路性能预测方法及相关设备。该方法包括:电路调试装置获取目标电路的电路异构图,电路异构图中节点为目标电路中元件的引脚,电路异构图中两个节点间的边表示两个节点对应的两个引脚间有信号传输路径;电路调试装置对电路异构图进行划分,得到多个第一子图;电路调试装置将多个第一子图输入到性能预测模型中进行处理,以得到多个第一子图中每个第一子图的元件延迟和线网延迟;电路调试装置基于多个第一子图的元件延迟和线网延迟确定电路异构图的时序余量。采用本申请实施例有利于准确预测电路的时序余量,进而有利于提高电路设计的效率。

【技术实现步骤摘要】

本申请涉及ai领域,尤其涉及一种电路性能预测方法及相关设备


技术介绍

1、随着深度学习(deep learning)特别是大语言模型(large language models)的发展,对于更快速、更高效、更低能耗的芯片需求正快速增长。受限于完整芯片设计的长流程,对于经验丰富的芯片设计工程师来说,通常需要数月甚至是数年来完成从寄存器传输级别语言至最终版图的设计。设计过程包含系统设计、逻辑综合、元件布局、元件布线、签名验证等多个步骤。高性能芯片的缺乏和算力的不足,已经逐渐成为制约深度学习进一步发展的瓶颈。为了加速集成电路设计,将人工智能引入芯片设计,已经成为热点技术话题。人工智能在电子设计自动化中的应用正逐渐吸引学术界和工业界的注意,并且已经成功应用于多个方向,如逻辑综合、元件布局、元件布线、功率、性能及面积(power,performancesand area,ppa)预估。人工智能特别是深度学习技术在eda中的应用,大大减少了芯片设计完整流程所需的时间开销,同时提升了芯片的质量。

2、时序特征,如电路延迟(delay)、时序余量(slack)是衡量芯片设计的重要指标,但是只有在完成元件布线后,才能获取较为准确的时序特征预估结果。在完整的芯片设计流程中,布线是最耗时的步骤之一。随着集成电路设计变得越来越复杂,时序约束在物理设计阶段变得越来越难以满足。因此,人们提出了“算法左移”的概念,即在芯片设计的早期阶段将时序约束予以考虑。如在布局阶段,便将时序特征提前考虑。但是,在布局阶段通过反复进行布线和静态时序分析(static timing analysis,sta)来获取时序特征,所带来的时间开销是难以接受的。因此,许多分析式布局器使用半周长线长作为真实线长的近似替代。同时,在以时序为导向的布局器(如dreamplace 4.0)中,由于无法对时序余量进行直接表征,在线长优化的过程中,其对不同的线网分配不同的权重,间接将时序余量纳入布局的度量指标中。因此,许多机器学习方法被应用在时序特征的估计中,如延迟,线长。这些预估结果可以用于指导布局,实现算法左移。

3、在这些时序特征中,时序余量(slack)是其中最为重要的时序特征之一,但对其的预测仍然是一个充满挑战的问题。时序余量的预测涉及信号到达时间的计算,需要在时序路径逐级进行信号传播。在大规模集成电路中,时序路径通常较长,如包含数百个元件和连接关系,这导致了信号衰减和误差累积的问题,使得对时序余量的预测较为困难。目前,人们已经将部分传统算法应用于时序预估领域,如使用支持向量机、随机森林等机器学习方法,对布局后、布线前的电路进行时序特征预估,但预测结果与精度与真实值仍然存在较大的差距,较难应用于生产实践环境中。


技术实现思路

1、本申请实施例提供一种电路性能预测方法及相关设备,采用本申请实施例有利于准确预测电路的时序余量,进而有利于提高电路设计的效率。

2、第一方面,本申请实施例提供一种电路性能预测方法,应用于电路调试装置。该方法包括:

3、电路调试装置获取目标电路的电路异构图,电路异构图中节点为目标电路中元件的引脚,电路异构图中两个节点间的边表示两个节点对应的两个引脚间有信号传输路径;电路调试装置对电路异构图进行划分,得到多个第一子图;电路调试装置将多个第一子图输入到性能预测模型中进行处理,以得到多个第一子图中每个第一子图的元件延迟和线网延迟;电路调试装置基于多个第一子图的元件延迟和线网延迟确定电路异构图的时序余量。

4、通过将目标电路的电路异构图划分成多个子图,在逐个预测子图的元件延迟和线网延迟时,可以避免时序路径较长导致信号衰减和误差累积的问题;再通过多个子图的元件延迟和线网延迟得到电路异构图的时序余量,有利于提高时序余量预测的准确性。并且是逐个预测子图的元件延迟和线网延迟,能够降低电路调试装置的显存开销。

5、结合第一方面,在一个可能的实现方式中,电路调试装置对电路异构图进行划分,得到多个第一子图,包括:

6、电路调试装置基于电路异构图中节点的深度将电路异构图中的节点分成多层,其中,属于同一层的节点在电路异构图中的深度相同;电路调试装置基于分层结果得到多个第二子图,每个第二子图包括连续层的节点,且多个第二子图中任意两个第二子图没有共同的节点;电路调试装置对于多个第二子图中的第i个第二子图,为第i个第二子图增加填充节点,以得到第i个第一子图;多个第一子图包括第i个第一子图;当i=1时,第i个第二子图的填充节点包括与第i个第二子图相邻的后k层节点;当i大于1时,第i个第二子图的填充节点包括与第i个第二子图相邻的后k层节点和相邻的前k层节点,当第i个第二子图为多个第二子图中的最后一个子图时,第i个第二子图的填充节点包括第i个第二子图相邻的前k层节点,k为大于0的整数。

7、在划分得到的第二子图基础上,将与该第二子图前后相邻的k层节点作为该第二子图的填充节点,一起输入到性能预测模型中进行预测时,有利于提高预测子图的元件延迟和线网延迟的准确性。

8、结合第一方面,在一个可能的实现方式中,第二子图包括该第二子图中所有节点的特征,节点a的特征包括所述节点a的层级特征,节点a的层级特征是对节点a所属的层级进行层级编码得到的。

9、通过对节点所属的层级进行编码得到节点的层级特征,在使用包含层级特征的节点特征进行预测时,有利于提高预测子图的元件延迟和线网延迟的准确性。

10、结合第一方面,在一个可能的实现方式中,性能预测模型包括编码器、全局池化层、多个卷积层、多头联合注意力机制层和多层感知机,电路调试装置将多个第一子图输入到性能预测模型中进行处理,以得到多个第一子图中每个第一子图的元件延迟和线网延迟,包括:

11、电路调试装置通过编码器对每个第一子图进行特征提取,以得到每个第一子图的第一特征向量;电路调试装置通过全局池化层对每个第一子图的第一特征向量进行处理,以得到每个第一子图的图嵌入向量;电路调试装置将每个第一子图的节点的特征与每个第一子图的图嵌入向量进行拼接,以得到每个第一子图的第二特征向量;电路调试装置利用多个卷积层对每个第一子图的第二特征向量进行处理,以得到每个第一子图的第三特征向量;电路调试装置利用多头联合注意力机制层对每个第一子图的第三特征向量进行处理,以得到每个第一子图的元件延迟;电路调试装置利用多层感知机对每个第一子图的第三特征向量进行处理,以得到每个第一子图的线网延迟。

12、结合第一方面,在一个可能的实现方式中,电路调试装置利用多个卷积层对每个第一子图的第二特征向量进行处理,以得到每个第一子图的第三特征向量,包括:

13、电路调试装置通过多个卷积层中的第j个卷积层对第四特征向量进行处理,以得到第五特征向量;其中,第四特征向量包括每个第一子图的所有节点的第一特征,第五特征向量包括每个第一子图的所有节点的第二特征;节点v的第二特征是基于节点v的第一特征及中间特征确定的,中间特征是基于节点u的第一本文档来自技高网...

【技术保护点】

1.一种电路性能预测方法,其特征在于,包括:

2.基于权利要求1所述的方法,其特征在于,所述对所述电路异构图进行划分,得到多个第一子图,包括:

3.基于权利要求2所述的方法,其特征在于,所述第二子图包括该第二子图中所有节点的特征,节点A的特征包括所述节点A的层级特征,所述节点A的层级特征是对所述节点A所属的层级进行层级编码得到的,所述节点A为所述所有节点中的一个。

4.基于权利要求1-3任一项所述的方法,其特征在于,所述性能预测模型包括编码器、全局池化层、多个卷积层、多头联合注意力机制层和多层感知机,所述将所述多个第一子图输入到性能预测模型中进行处理,以得到所述多个第一子图中每个第一子图的元件延迟和线网延迟,包括:

5.基于权利要求4所述的方法,其特征在于,所述利用所述多个卷积层对所述每个第一子图的第二特征向量进行处理,以得到所述每个第一子图的第三特征向量,包括:

6.基于权利要求4或5所述的方法,其特征在于,所述第三特征向量包括所述每个第一子图中所有节点的输入摆率和挂载,所述利用所述多头联合注意力机制层对所述每个第一子图的第三特征向量进行处理,以得到所述每个第一子图的元件延迟,包括:

7.一种电路调试装置,其特征在于,包括:

8.基于权利要求1所述的装置,其特征在于,划分单元具体用于:

9.基于权利要求8所述的装置,其特征在于,所述第二子图包括该第二子图中所有节点的特征,所述节点A的特征包括所述节点A的层级特征,所述节点A的层级特征是对所述节点A所属的层级进行层级编码得到的。

10.基于权利要求7-9任一项所述的装置,其特征在于,所述性能预测模型包括编码器、全局池化层、多个卷积层、多头联合注意力机制层和多层感知机,所述处理单元具体用于,包括:

11.基于权利要求10所述的装置,其特征在于,在所述利用所述多个卷积层对所述每个第一子图的第二特征向量进行处理,以得到所述每个第一子图的第三特征向量的方面,处理单元具体用于:

12.基于权利要求10或11所述的装置,其特征在于,所述第三特征向量包括所述每个第一子图中所有节点的输入摆率和挂载,在所述利用所述多头联合注意力机制层对所述每个第一子图的第三特征向量进行处理,以得到所述每个第一子图的元件延迟的方面,所述处理单元具体用于:

13.一种电路调试装置,其特征在于,包括处理器和存储器,其中,所述存储器用于存储程序代码,所述处理器用于执行所述程序代码,以实现权利要求1至6任一项所述的方法。

14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时,实现权利要求1-6任一项所述的方法。

...

【技术特征摘要】

1.一种电路性能预测方法,其特征在于,包括:

2.基于权利要求1所述的方法,其特征在于,所述对所述电路异构图进行划分,得到多个第一子图,包括:

3.基于权利要求2所述的方法,其特征在于,所述第二子图包括该第二子图中所有节点的特征,节点a的特征包括所述节点a的层级特征,所述节点a的层级特征是对所述节点a所属的层级进行层级编码得到的,所述节点a为所述所有节点中的一个。

4.基于权利要求1-3任一项所述的方法,其特征在于,所述性能预测模型包括编码器、全局池化层、多个卷积层、多头联合注意力机制层和多层感知机,所述将所述多个第一子图输入到性能预测模型中进行处理,以得到所述多个第一子图中每个第一子图的元件延迟和线网延迟,包括:

5.基于权利要求4所述的方法,其特征在于,所述利用所述多个卷积层对所述每个第一子图的第二特征向量进行处理,以得到所述每个第一子图的第三特征向量,包括:

6.基于权利要求4或5所述的方法,其特征在于,所述第三特征向量包括所述每个第一子图中所有节点的输入摆率和挂载,所述利用所述多头联合注意力机制层对所述每个第一子图的第三特征向量进行处理,以得到所述每个第一子图的元件延迟,包括:

7.一种电路调试装置,其特征在于,包括:

8.基于权利要求1所述的装置,其特征在于,划分单元具体用...

【专利技术属性】
技术研发人员:钟睿哲叶俊杰唐振韬开昰雄袁明轩郝建业严骏驰
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1