【技术实现步骤摘要】
本文描述的本公开的示例实施例涉及半导体存储器件，更具体地，涉及包括读出读出放大器的存储器件及其存储数据的方法。
技术介绍
1、半导体存储器件可分为易失性存储器件或非易失性存储器件。与非易失性存储器相比，易失性存储器件可以表现出更快的读取和/或写入速度。然而，当施加到易失性存储器件的电源关闭时，存储在易失性存储器件中的数据可能消失。相反，即使在电源关闭时，非易失性存储器件也可以保留存储在非易失性存储器件中的数据。因此，非易失性存储器件用于存储无论是否供电都必须保存的内容。
2、易失性存储器件可定期执行刷新操作以保持所存储数据。易失性存储器件在读取操作或刷新操作期间消耗大量电流以将存储单元的状态切换到激活状态。具体地，在读取操作或刷新操作期间，位线读出放大器中消耗大量电流。
技术实现思路
1、本公开的示例实施例提供了一种包括单端位线读出放大器的存储器件，以及将数据存储在存储单元阵列中的方法，使得逻辑电平被偏置以减少在读取操作或刷新操作期间单端位线读出放大器中消耗的电流。
2、根据实施例，一种存储器件，包括：存储单元阵列，所述存储单元阵列包括多个存储单元；单端位线读出放大器，所述单端位线读出放大器通过位线和互补位线连接到所述多个存储单元，并且在所述多个存储单元被激活时通过所述位线和所述互补位线中的一者电连接；以及单元存储数据反相电路，所述单元存储数据反相电路在输入数据中具有第一电平的比特的数量大于具有第二电平的比特的数量时，向所述单端位线读出放大器发送通过反相所述
3、根据实施例，一种存储器件，包括：外围电路区域；以及存储单元区域，所述存储单元区域堆叠在所述外围电路区域上；所述存储单元区域包括存储单元阵列，所述存储单元阵列包括正常存储单元和纠错码单元；所述外围电路区域包括：单端位线读出放大器，所述单端位线读出放大器通过位线和互补位线连接到所述存储单元阵列，并且当所述存储单元阵列被激活时通过所述位线和所述互补位线中的一者电连接；单元存储数据反相电路，所述单元存储数据反相电路在输入数据中具有第一电平的比特的数量大于具有第二电平的比特的数量时，向所述单端位线读出放大器发送通过反相所述输入数据生成的互补输入数据，并且向所述单端位线读出放大器发送指示所述输入数据被反相的数据反相标志；以及单元存储数据反相寄存器，所述单元存储数据反相寄存器存储所述数据反相标志；所述单端位线读出放大器将所述互补输入数据存储在所述存储单元阵列中并且将所述数据反相标志存储在所述单元存储数据反相寄存器中。
4、根据实施例，一种在包括单端位线读出放大器的存储器件中存储数据的方法，包括：接收输入数据；确定所述输入数据中包括的比特的逻辑电平；当所述输入数据中包括的比特中具有第一电平的比特的数量比特的数量大于具有第二电平的比特的数量时，生成与所述输入数据相对应的数据反相标志；将所述输入数据反相为互补输入数据；将所述互补输入数据存储在存储单元阵列中；以及将所述数据反相标志存储在指定区域中。
本文档来自技高网...【技术保护点】
1.一种存储器件，所述存储器件包括：
2.根据权利要求1所述的存储器件，其中，所述单元存储数据反相电路被配置为响应于具有所述第一电平的比特的所述第一数量小于或等于具有所述第二电平的比特的所述第二数量，向所述单端位线读出放大器原样地发送所述输入数据，并且
3.根据权利要求1所述的存储器件，其中，所述第一电平为高电平，并且，其中，所述第二电平为低电平。
4.根据权利要求1所述的存储器件，其中，所述单元存储数据反相电路包括：
5.根据权利要求1所述的存储器件，其中，所述单元存储数据反相电路包括：
6.根据权利要求1所述的存储器件，所述存储器件还包括：
7.根据权利要求1所述的存储器件，其中，所述单端位线读出放大器进一步被配置为将所述数据反相标志存储在所述存储单元阵列中单独指定的单元存储数据反相寄存器中。
8.根据权利要求1所述的存储器件，其中，所述单端位线读出放大器包括：
9.一种存储器件，所述存储器件包括：
10.根据权利要求9所述的存储器件，其中，所述单元存储数据反相寄存器设
11.根据权利要求9所述的存储器件，其中，所述单元存储数据反相寄存器设置在所述正常存储单元下方。
12.根据权利要求9所述的存储器件，其中，所述单元存储数据反相电路包括：
13.根据权利要求9所述的存储器件，其中，所述单元存储数据反相电路包括：
14.根据权利要求9所述的存储器件，其中，当所述单元存储数据反相电路被配置为当具有所述第一电平的比特的数量小于或等于具有所述第二电平的比特的数量时，将所述输入数据原样地发送到所述单端位线读出放大器，并且
15.一种在包括单端位线读出放大器的存储器件中存储数据的方法，所述方法包括：
16.根据权利要求15所述的方法，所述方法还包括：
17.根据权利要求15所述的方法，其中，将所述数据反相标志存储在所述指定区域中包括将所述数据反相标志存储在所述存储单元阵列中包括的单元存储数据反相寄存器中。
18.根据权利要求15所述的方法，所述方法还包括：
19.根据权利要求15所述的方法，其中，所述存储器件被配置为具有外围上单元结构，在所述外围上单元结构中，存储单元区域堆叠在外围电路区域上，并且
20.根据权利要求19所述的方法，其中，所述单元存储数据反相寄存器设置在位于所述存储单元区域中的正常存储单元下方或位于存储单元区域中的纠错码单元下方。
...【技术特征摘要】
1.一种存储器件，所述存储器件包括：
2.根据权利要求1所述的存储器件，其中，所述单元存储数据反相电路被配置为响应于具有所述第一电平的比特的所述第一数量小于或等于具有所述第二电平的比特的所述第二数量，向所述单端位线读出放大器原样地发送所述输入数据，并且
3.根据权利要求1所述的存储器件，其中，所述第一电平为高电平，并且，其中，所述第二电平为低电平。
4.根据权利要求1所述的存储器件，其中，所述单元存储数据反相电路包括：
5.根据权利要求1所述的存储器件，其中，所述单元存储数据反相电路包括：
6.根据权利要求1所述的存储器件，所述存储器件还包括：
7.根据权利要求1所述的存储器件，其中，所述单端位线读出放大器进一步被配置为将所述数据反相标志存储在所述存储单元阵列中单独指定的单元存储数据反相寄存器中。
8.根据权利要求1所述的存储器件，其中，所述单端位线读出放大器包括：
9.一种存储器件，所述存储器件包括：
10.根据权利要求9所述的存储器件，其中，所述单元存储数据反相寄存器设置在所述纠错码单元下方。
11.根据权利要求9所述的存储器件，其中，所述单元存储数据反相寄存器设置在所述正...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。