【技术实现步骤摘要】
本专利技术涉及一种封装半导体器件和用于制造封装半导体器件的方法。
技术介绍
1、无引脚封装半导体器件，例如方形扁平无引脚(quad flat no lead，qfn)封装器件，由于其底部表面上的周缘平台位于封装的轮廓之内而具有紧凑的尺寸。qfn封装器件通过将芯片管芯放置并连接到引线框架、并模制经连接的制品而制造。qfn及类似封装的器件仍存在变得更为紧凑的需求。
技术实现思路
1、本
技术实现思路
被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本
技术实现思路
并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
2、根据一种实施方式，一种封装半导体器件，所述封装半导体器件具有顶部表面和与顶部表面相对的底部表面；所述封装半导体器件包括：
3、器件管芯，所述器件管芯具有第一表面和与第一表面相对的第二表面，其中器件管芯布置于封装半导体器件的中央区域，以及其中器件管芯的第一表面布置为朝向封装半导体器件的底部表面，器件管芯的第二表面布置为朝向封装半导体器件的顶部表面；
4、多个周缘平台，所述多个周缘平台暴露于所述封装半导体器件的底部表面，并布置于所述底部表面的边缘区域，并围绕所述器件管芯；
5、连接线，所述连接线连接到所述器件管芯的第二表面，其中每个连接线在器件管芯的第二表面上对应连接垫与多个周缘平台中的对应一者之间提供电连接；以及
6、至少部分地包封器件管芯和多个周缘平台的模制化合物；
8、在一个或多个实施方式中，所述连接线的厚度在10微米与20微米的范围内。
9、在一个或多个实施方式中，所述器件管芯的有源区朝向器件管芯的第二表面。
10、在一个或多个实施方式中，所述模制化合物暴露于所述封装半导体器件的底部表面。
11、在一个或多个实施方式中，所述连接线布置在模制化合物的顶部表面之上。
12、在一个或多个实施方式中，所述模制化合物的融点低于所述周缘平台的共熔温度。
13、在一个或多个实施方式中，所述封装半导体器件进一步包括设于所述封装半导体器件的顶部表面的涂层。
14、在一个或多个实施方式中，在所述模制化合物与所述封装半导体器件的顶部表面之间的所述涂层的厚度等于或大于连接线的厚度。
15、在一个或多个实施方式中，涂层的厚度在25微米与40微米的范围内。
16、根据另一种实施方式，一种制造封装半导体器件的方法包括：
17、在载体上提供图案化的膏材料，所述膏材料具有质量分数为至少95％的锡；
18、将图案化的膏材料回流，以形成多个经布置的周缘平台；
19、放置器件管芯，以使器件管芯由多个经布置的周缘平台围绕；
20、填充模制化合物以将周缘平台与器件管芯集成为整体制件，所述整体制件具有第一表面；以及
21、在整体制件的第一表面上的所述器件管芯的第一表面上的连接垫和所述多个经布置的周缘平台中的一者之间形成连接线，以提供其间的电连接。
22、在一个或多个实施方式中，所述在载体上提供图案化的膏材料包括通过丝网的网孔印制所述膏材料。
23、在一个或多个实施方式中，所述在载体上提供图案化的膏材料包括在第一板上印制所述膏材料，所述方法进一步包括：
24、在所述将图案化的膏材料回流之前，在所述图案化的膏材料上施加带条，以使回流后所述多个经布置的周缘平台位于所述第一板与所述带条之间；以及
25、移除所述第一板；其中
26、所述放置器件管芯包括在所述带条的第一侧上放置所述器件管芯，所述多个经布置的周缘平台布置于所述带条的所述第一侧上。
27、在一个或多个实施方式中，所述方法进一步包括在所述填充模制化合物之后移除所述带条。
28、在一个或多个实施方式中，所述方法进一步包括：
29、在所述带条的与所述第一侧相反的第二侧上施加第二板；以及
30、在所述填充模制化合物之后移除所述带条与所述第二板。
31、在一个或多个实施方式中，所述第一板是陶瓷板，所述带条是高温带条，所述第二板是致密的支撑板。
32、在一个或多个实施方式中，所述在带条的第一侧上放置所述器件管芯包括将器件管芯的第一侧表面朝向所述带条。
33、在一个或多个实施方式中，所述方法进一步包括以涂层涂覆所述整体制件的第一表面，所述涂层覆盖所述连接线。
34、在一个或多个实施方式中，所述以涂层涂覆所述整体制件的第一表面包括施加涂层至等于或大于所述连接线的厚度的厚度。
35、在一个或多个实施方式中，所述连接线的厚度在10微米和20微米的范围内。
36、在一个或多个实施方式中，所述填充模制化合物以将周缘平台与器件管芯集成为整体制件包括：
37、将周缘平台与器件管芯置入模腔；
38、向模腔中填充模制化合物，以将周缘平台与器件管芯集成为整体制件。
本文档来自技高网...【技术保护点】
1.一种封装半导体器件，其特征在于，所述封装半导体器件具有顶部表面和与顶部表面相对的底部表面；所述封装半导体器件包括：
2.根据权利要求1所述的封装半导体器件，其特征在于，所述连接线布置在模制化合物的顶部表面之上。
3.根据权利要求1所述的封装半导体器件，其特征在于，所述模制化合物的融点低于所述周缘平台的共熔温度。
4.根据权利要求1所述的封装半导体器件，其特征在于，进一步包括设于所述封装半导体器件的顶部表面的涂层。
5.根据权利要求4所述的封装半导体器件，其特征在于，在所述模制化合物与所述封装半导体器件的顶部表面之间的所述涂层的厚度等于或大于连接线的厚度。
6.一种制造封装半导体器件的方法，其特征在于，包括：
7.根据权利要求6所述的方法，其特征在于，所述在载体上提供图案化的膏材料包括在第一板上印制所述膏材料，所述方法进一步包括：
8.根据权利要求6所述的方法，其特征在于，进一步包括以涂层涂覆所述整体制件的第一表面，所述涂层覆盖所述连接线。
9.根据权利要求8所述的方法，其特征在于，
10.根据权利要求6所述的方法，其特征在于，所述填充模制化合物以将周缘平台与器件管芯集成为整体制件包括：
...【技术特征摘要】
1.一种封装半导体器件，其特征在于，所述封装半导体器件具有顶部表面和与顶部表面相对的底部表面；所述封装半导体器件包括：
2.根据权利要求1所述的封装半导体器件，其特征在于，所述连接线布置在模制化合物的顶部表面之上。
3.根据权利要求1所述的封装半导体器件，其特征在于，所述模制化合物的融点低于所述周缘平台的共熔温度。
4.根据权利要求1所述的封装半导体器件，其特征在于，进一步包括设于所述封装半导体器件的顶部表面的涂层。
5.根据权利要求4所述的封装半导体器件，其特征在于，在所述模制化合物与所述封装半导体器件的顶部表面之间的所述涂层的厚度等于或大于...
【专利技术属性】
技术研发人员：葛友，邹贵刚，李朱正，N·T·特拉赫特，王志杰，李翊鸣，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。