【技术实现步骤摘要】
本专利技术构思涉及半导体封装件。
技术介绍
1、近来，存在对待安装在电子装置中的半导体封装件的提高的性能和/或增大的容量的需求。因此，包含多个裸片的半导体封装件正在开发中，并且在多个裸片之间发送和接收的信号的数据传输速度正在逐渐增大。例如，半导体封装件可用高带宽存储器（hbm）来实现，并且可期望的是，可限制或减小半导体封装件的尺寸（例如，平面尺寸）。
技术实现思路
1、本公开的一些方面提供可实现或展现出提高的性能和/或增大的容量并且可以以相对有效的方式实现或展现出提高的性能和/或增大的容量的半导体封装件。
2、根据一些实施例，一种半导体封装件可包括：封装基底；多个上裸片，在封装基底的上侧上，每个上裸片布置为不与所述多个上裸片中的其他上裸片垂直叠置，并且每个上裸片包括垂直叠置的多个存储器裸片；多个电连接结构，在所述多个上裸片与封装基底之间，所述多个电连接结构电连接到封装基底；下裸片，在封装基底上，并且布置为不与所述多个电连接结构垂直叠置；以及多个叠置电连接结构，布置在所述多个上裸片与下裸片的上表面之间，所述多个叠置电连接结构电连接到下裸片的上表面。
3、根据一些实施例，一种半导体封装件可包括：封装基底；多个上裸片，在封装基底上方，每个上裸片布置为不与所述多个上裸片中的其他上裸片垂直叠置；多个电连接结构，在所述多个上裸片与封装基底之间，所述多个电连接结构电连接到封装基底；以及下裸片，在封装基底上，并且布置为不与所述多个电连接结构垂直叠置。所述多个上裸片中的每个可
4、根据一些实施例，一种半导体封装件可包括：封装基底；至少一个上裸片，在封装基底上；多个电连接结构，在所述至少一个上裸片与封装基底之间，所述多个电连接结构电连接到封装基底；下裸片，在封装基底上，并且布置为不与所述多个电连接结构垂直叠置；包封剂，密封所述多个电连接结构和下裸片；以及至少一个缓冲裸片，电连接在所述至少一个上裸片与所述多个电连接结构之间并且电连接到所述至少一个上裸片和所述多个电连接结构。缓冲裸片的下表面可与包封剂直接接触。
本文档来自技高网...【技术保护点】
1.一种半导体封装件，包括：
2.根据权利要求1所述的半导体封装件，其中，所述多个上裸片包括至少四个上裸片。
3.根据权利要求2所述的半导体封装件，其中，所述至少四个上裸片与下裸片的相应的拐角垂直叠置。
4.根据权利要求3所述的半导体封装件，还包括：多个缓冲裸片，电连接在所述多个上裸片与所述多个电连接结构之间并且电连接到所述多个上裸片和所述多个电连接结构。
5.根据权利要求4所述的半导体封装件，其中，所述多个电连接结构布置为至少部分地围绕下裸片，并且
6.根据权利要求1所述的半导体封装件，其中，所述多个上裸片中的每个部分地与下裸片垂直叠置，并且
7.根据权利要求6所述的半导体封装件，其中，下裸片与所述多个电连接结构之中的最靠近下裸片的电连接结构之间的间隔距离比所述多个电连接结构之间的平均间隔距离大。
8.根据权利要求1所述的半导体封装件，还包括：硅虚设构件，在垂直方向上设置在下裸片上方并且在水平方向上设置在所述多个上裸片之间。
9.根据权利要求1所述的半导体封装件，其中，下裸片的至少一
10.根据权利要求1所述的半导体封装件，还包括：多个缓冲裸片，电连接在所述多个上裸片与所述多个电连接结构之间并且电连接到所述多个上裸片和所述多个电连接结构。
11.根据权利要求10所述的半导体封装件，还包括：包封剂，至少密封所述多个电连接结构和下裸片，
12.根据权利要求11所述的半导体封装件，其中，包封剂包括：
13.根据权利要求10所述的半导体封装件，其中，所述多个电连接结构中的第一电连接结构被配置为所述多个上裸片与下裸片之间的信号路径，并且
14.一种半导体封装件，包括：
15.根据权利要求14所述的半导体封装件，其中，所述多个上裸片包括至少四个上裸片，并且
16.根据权利要求14所述的半导体封装件，还包括：多个缓冲裸片，电连接在所述多个上裸片与所述多个电连接结构之间并且电连接到所述多个上裸片和所述多个电连接结构，
17.根据权利要求14所述的半导体封装件，其中，所述多个电连接结构中的第一电连接结构被用作所述多个上裸片与下裸片之间的信号路径，并且
18.一种半导体封装件，包括：
19.根据权利要求18所述的半导体封装件，其中，包封剂包括：
20.根据权利要求19所述的半导体封装件，其中，所述至少一个上裸片包括布置为不彼此垂直叠置的至少四个上裸片，
...【技术特征摘要】
1.一种半导体封装件，包括：
2.根据权利要求1所述的半导体封装件，其中，所述多个上裸片包括至少四个上裸片。
3.根据权利要求2所述的半导体封装件，其中，所述至少四个上裸片与下裸片的相应的拐角垂直叠置。
4.根据权利要求3所述的半导体封装件，还包括：多个缓冲裸片，电连接在所述多个上裸片与所述多个电连接结构之间并且电连接到所述多个上裸片和所述多个电连接结构。
5.根据权利要求4所述的半导体封装件，其中，所述多个电连接结构布置为至少部分地围绕下裸片，并且
6.根据权利要求1所述的半导体封装件，其中，所述多个上裸片中的每个部分地与下裸片垂直叠置，并且
7.根据权利要求6所述的半导体封装件，其中，下裸片与所述多个电连接结构之中的最靠近下裸片的电连接结构之间的间隔距离比所述多个电连接结构之间的平均间隔距离大。
8.根据权利要求1所述的半导体封装件，还包括：硅虚设构件，在垂直方向上设置在下裸片上方并且在水平方向上设置在所述多个上裸片之间。
9.根据权利要求1所述的半导体封装件，其中，下裸片的至少一部分被嵌入封装基底中。
10.根据权利要求1所述的半导体封装件，还包括：多个缓冲裸片，电连接在所述多个上...
【专利技术属性】
技术研发人员：全俊镐，金德成，吴桂植，李旻佑，林汪龙，曹丙坤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。