【技术实现步骤摘要】
本专利技术涉及数据传输领域，特别是涉及一种axi总线低位宽向高位宽低延迟转换方法、装置、终端及数据传输系统。
技术介绍
1、axi协议是面向高性能、高带宽、低延迟的片内总线。axi总线是一种多通道传输总线，将写地址、写数据、写响应、读地址、读数据和响应在不同的通道中发送。主设备和从设备可以基于axi总线进行灵活连接，但当主设备和从设备的数据位宽不一致时，就需要通过总线位宽转换装置进行数据位宽匹配。在axi协议中，处理低位宽数据端向高位宽数据端的数据传输是一个常见的需求，尤其是在需要将来自不同源(如外设、较小的处理器核心等)的数据整合到更宽的数据总线或处理单元中时。axi协议本身支持灵活的数据宽度，但直接从一个固定低位宽到高位宽的自动转换不是axi协议直接提供的特性。这通常需要在数据传输的源端或目标端进行额外的逻辑设计来实现。
2、在现有的axi总线数据低位宽向高位宽转换装置设计中，一般采用在各个通道先将数据写入fifo(first in first out，先进先出的数据缓存器)或ram(random accessmemory，随机存取存储器)等存储空间，而后进行fifo或ram等存储空间的数据读取，这不可避免的造成axi总线数据转换的延迟增加，降低axi总线的效率。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种axi总线低位宽向高位宽低延迟转换方法、装置、终端及数据传输系统，用于解决现有技术中在各个通道先将数据写入fifo或ram等存储空
2、为实现上述目的及其他相关目的，本专利技术提供一种axi总线低位宽向高位宽低延迟转换方法，所述方法包括：接收从低位宽数据端向高位宽数据端发送的数据传输命令；按照预设发送模式通过axi总线发送由接收的待发送数据经过位宽转换的数据；待接收到数据通道响应信号时，结束当前数据传输命令的操作。
3、于本专利技术的一实施例中，所述数据传输命令对应一种传输类型，其包括：数据地址、数据位宽尺寸以及数据传输长度。
4、于本专利技术的一实施例中，所述方法包括：接收由低位宽数据端通过写地址通道传输的写地址传输信号，利用预设写发送模式通过axi总线向高位宽数据端发送由低位宽数据端通过写数据通道传输的低位宽数据经过位宽转换的高位宽数据，且在接收到高位宽数据端在数据写入完成后通过写响应通道反馈的写响应通道信号时，结束当前写数据传输操作。
5、于本专利技术的一实施例中，所述预设写发送模式包括：第一预设写发送模式，包括：基于所述写地址传输信号中的数据位宽尺寸以及数据传输长度，进行针对高位宽数据端的数据位宽尺寸匹配，同时对数据传输长度进行相应调整；每当接收的低位宽数据通过移位寄存达到高位宽数据端的数据位宽尺寸时，则将数据发送至所述高位宽数据端，直至数据全部发送完毕；第二预设写发送模式，包括：将依次接收的低位宽数据根据所述写地址传输信号中的写地址分别映射到适应高位宽数据端的高位宽数据位中，同时利用有效字节信号来标识当前高位宽数据中的有效的低位宽数据，并向所述高位宽数据端发送，直至数据全部发送完毕。
6、于本专利技术的一实施例中，所述方法包括：接收由低位宽数据端通过读地址通道传输的读地址传输信号，利用预设读发送模式向低位宽数据端通过axi总线发送由所述高位宽数据端通过读数据通道传输的高位宽数据经过转换的低位宽数据，且在接收到高位宽数据端在数据读取完成后通过读数据响应通道反馈的读响应通道信号时，结束当前读数据传输操作。
7、于本专利技术的一实施例中，所述预设读发送模式包括：第一预设读发送模式，包括：基于所述读地址传输信号中的数据位宽尺寸以及数据传输长度，进行针对高位宽数据端的数据位宽尺寸匹配，同时对数据传输长度进行相应调整；将依次接收的高位宽数据分别根据所述读地址传输命令中的数据位宽尺寸进行移位转换为低位宽数据，并依次向低位宽数据端发送，直至数据全部发送完毕；第二预设读发送模式，包括：根据所述读通道传输信号中的读地址，在接收的高位宽数据中分别截取相应的低位宽数据，并向所述低位宽数据端依次发送，直至数据全部发送完毕。
8、于本专利技术的一实施例中，第二预设读发送模式中接收的高位宽数据是通过所述高位宽数据端将低位宽数据端所需的每个读数据根据读地址映射到适应高位宽数据位中得到。
9、为实现上述目的及其他相关目的，本专利技术提供一种axi总线低位宽向高位宽低延迟转换装置，设置于低位宽数据端与高位宽数据端之间，所述装置用于所述的axi总线低位宽向高位宽低延迟转换方法。
10、为实现上述目的及其他相关目的，本专利技术提供一种电子终端，包括：一或多个存储器及一或多个处理器；所述一或多个存储器，用于存储计算机程序；所述一或多个处理器，连接所述存储器，用于运行所述计算机程序以执行所述axi总线低位宽向高位宽低延迟转换方法。
11、为实现上述目的及其他相关目的，本专利技术提供一种基于axi总线低位宽向高位宽低延迟转换的数据传输系统，所述系统包括：低位宽数据端、高位宽数据端以及可执行所述axi总线低位宽向高位宽低延迟转换方法的axi总线低位宽向高位宽低延迟转换装置；其中，axi总线低位宽向高位宽低延迟转换装置设置于所述低位宽数据端以及高位宽数据端之间。
12、如上所述，本专利技术是一种axi总线低位宽向高位宽低延迟转换方法、装置、终端及数据传输系统，具有以下有益效果：本专利技术接收从低位宽数据端向高位宽数据端发送的axi传输命令，并按照预设发送模式通过axi总线发送由接收的待发送数据经过位宽转换的数据，且待接收到数据通道响应信号时，结束当前命令的操作。本专利技术实现在位宽转换中降低数据读写的延迟，能够进一步提高axi总线的效率。
本文档来自技高网...【技术保护点】
1.一种AXI总线低位宽向高位宽低延迟转换方法，其特征在于，所述方法包括：
2.根据权利要求1中所述的AXI总线低位宽向高位宽低延迟转换方法，其特征在于，所述数据传输命令对应一种传输类型，其包括：数据地址、数据位宽尺寸以及数据传输长度。
3.根据权利要求1中所述的AXI总线低位宽向高位宽低延迟转换方法，其特征在于，所述方法包括：
4.根据权利要求1中所述的AXI总线低位宽向高位宽低延迟转换方法，其特征在于，所述预设写发送模式包括：
5.根据权利要求1中所述的AXI总线低位宽向高位宽低延迟转换方法，其特征在于，所述方法包括：
6.根据权利要求1中所述的AXI总线低位宽向高位宽低延迟转换方法，其特征在于，所述预设读发送模式包括：
7.根据权利要求1中所述的AXI总线低位宽向高位宽低延迟转换方法，其特征在于，第二预设读发送模式中接收的高位宽数据是通过所述高位宽数据端将低位宽数据端所需的每个读数据根据读地址映射到适应高位宽数据位中得到。
8.一种AXI总线低位宽向高位宽低延迟转换装置，其特征在于，设置于低
9.一种电子终端，其特征在于，包括：一或多个存储器及一或多个处理器；
10.一种基于AXI总线低位宽向高位宽低延迟转换的数据传输系统，其特征在于，所述系统包括：低位宽数据端、高位宽数据端以及如权利要求8所述的AXI总线低位宽向高位宽低延迟转换装置；其中，AXI总线低位宽向高位宽低延迟转换装置设置于所述低位宽数据端以及高位宽数据端之间。
...【技术特征摘要】
1.一种axi总线低位宽向高位宽低延迟转换方法，其特征在于，所述方法包括：
2.根据权利要求1中所述的axi总线低位宽向高位宽低延迟转换方法，其特征在于，所述数据传输命令对应一种传输类型，其包括：数据地址、数据位宽尺寸以及数据传输长度。
3.根据权利要求1中所述的axi总线低位宽向高位宽低延迟转换方法，其特征在于，所述方法包括：
4.根据权利要求1中所述的axi总线低位宽向高位宽低延迟转换方法，其特征在于，所述预设写发送模式包括：
5.根据权利要求1中所述的axi总线低位宽向高位宽低延迟转换方法，其特征在于，所述方法包括：
6.根据权利要求1中所述的axi总线低位宽向高位宽低延迟转换方法，其特征在于，所述预设读发送模式包括：
7.根据权利要求1中所述的ax...
【专利技术属性】
技术研发人员：周缵，何永平，刘敢峰，范红刚，
申请(专利权)人：芯原微电子上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。