【技术实现步骤摘要】
本专利技术涉及一种存储单元结构，尤其涉及一种具有更致密的结构，较小的面积，较低的漏电流，较高的电容值等优点的存储单元结构。
技术介绍
1、在现有技术中，最重要的易失性存储器(volatile-memory)集成电路之一是使用1t1c存储单元的动态随机存取存储器(dynamic random access memory,dram)。所述动态随机存取存储器不仅提供了最佳的性价比功能并作为计算和通信应用程序的主存储器和/或缓冲存储器，也可作为用以从通过缩小硅片上的最小特征尺寸(从几微米到二十纳米(nm)左右)微缩制造工艺技术以维持摩尔定律的最佳驱动力。近来持续使用嵌入式静态随机存取存储器(static random access memory,sram)作为其微缩制造工艺驱动力的逻辑技术声称获得接近5纳米的制造工艺的最先进的技术节点。相较之下，所述动态随机存取存储器所声称的最佳技术节点仍在10至12纳米以上，其主要问题在于即使通过非常激进的设计规则也很难进一步微缩所述1t1c存储单元的结构，其中所述非常激进的设计规则是用于微缩所述1t1c存储单元内的存取晶体管(也就是1t)和立体(three-dimensional,3d)存储电容(也就是1c)，且所述立体存储电容例如为在所述存取晶体管的一部分的上方和隔离区上方的堆叠电容，或例如为位于所述存取晶体管下方非常深的沟槽电容。
2、在此详细阐述尽管在技术、设计和设备上投入巨额的资金和研发的情况下微缩所述1t1c存储器单元所面临的众所周知的困难。以下列举一些众所周知困难的例子：(1
3、然而现有技术并没有任何技术突破以解决上述困难，所以如何设计所述1t1c存储单元的新结构去解决上述困难已成为所述1t1c存储单元的设计者的一项重要课题。
技术实现思路
1、本专利技术的一实施例提供一种制造半导体组件的方法。所述方法包含准备一具有原始表面的半导体基板；基于所述半导体基板形成一组主动区，并在所述组主动区的两个主动区之间形成一浅沟槽隔离区；在所述浅沟隔离区内形成一第一互连结构，其中所述第一互连结构位于所述原始表面之下；形成一晶体管的一栅极区位于所述两个主动区中的一第一主动区之内，并形成一第二互连结构跨过所述两个主动区与所述浅沟隔离区，所述栅极区连接所述第二互连结构，其中所述第二互连结构位于所述浅沟隔离区的一底部不对齐所述栅极区的一底部；以及形成具有一存储电极的一电容，其中所述电容覆盖所述晶体管。
2、在本专利技术的一实施例中，所述第二互连结构位于所述浅沟隔离区的所述底部高于所述栅极区的所述底部。
3、在本专利技术的一实施例中，在所述浅沟隔离区内形成所述第一互连结构之前，更包含:在所述两个主动区之间形成一组不对称间隔层。
4、在本专利技术的一实施例中，于形成所述电容之前更包含于所述第一主动区之内形成一桥接触电耦接所述第一互连结构，所述桥接触位于所述有原始表面的下方；以及于所述第一主动区之内，形成所述晶体管的一第一导通区与一第二导通区。
5、在本专利技术的一实施例中，形成所述桥接触的步骤包含于所述第一主动区之内，产生一第一孔洞；形成一第一隔离层于所述第一孔洞的表面；移除所述组不对称间隔层中的一间隔层，以露出所述第一互连结构的一侧壁；以及于所述第一孔洞内形成一导电插销电耦接所述第一互连结构的所述侧壁，所述导电插销可以是金属或是掺杂半导体。
6、在本专利技术的一实施例中，所述半导体基板是一硅基板，形成所述桥接触的步骤更包含去除位于所述第一孔洞表面的部分所述第一隔离层，以露出所述硅基板的硅材料；基于露出的所述硅材料，选择性生长一掺杂硅层，其中所述掺杂硅层接触所述导电插销，所述桥接触包含所述导电插销与所述掺杂硅层；以及形成一第二隔离层位于所述掺杂硅层之上。
7、在本专利技术的一实施例中，于所述第一孔洞的表面的所述第一隔离层是一热生成氧化层，被移除的所述间隔层材料不同于氧化层。
8、在本专利技术的一实施例中，所述桥接触包含金属或是掺杂半导体。
9、在本专利技术的一实施例中，所述方法更包含于所述晶体管的所述第二导通区的一侧边，形成一第二孔洞，并于所述第二孔洞内形成一隔离插销；其中所述桥接触电耦接所述第一互连结构至所述晶体管的第一导通区；其中形成所述电容的步骤包含形成所述存储电极电耦接所述晶体管的第二导通区，其中所述存储电极包含位于所述晶体管的所述第一导通区上方的一第一突出区，位于所述晶体管的所述第二导通区上方的一第二突出区，和一连接区；其中所述第二导通区电连接所述第二突出区，所述连接区位于所述晶体管的栅极结构上方且横向连接所述第一突出区和所述第二突出区；形成一绝缘层于所述存储电极之上；以及形成一对电极于所述绝缘层之上，其中所述对电极包覆所述存储电极的所述第一突出区，所述第二突出区，和所述连接区。
10、在本专利技术的一实施例中，所述半导体组件是一动态随机存取存储器单元，所述晶体管是所述动态随机存取存储器单元的一存取晶体管。
11、本专利技术的另一实施例提供一种半导体组件。所述半导体组件包含一半导体基板、一组主动区、一浅沟槽隔离区、一第一互连结构、一晶体管的一栅极区和一第二互连结构。所述半导体基板具有一原始表面的。所述组主动区位于所述半导体基板内，以及所述浅沟槽隔离区在所述组主动区的两个主动区之间。所述第一互连结构位于所述浅沟隔离区内，其中所述第一互连结构位于所述原始表面之下。所述栅极区位于所述两个主动区中的一第一主动区之内。所述栅极区连接所述第二互连结构。
12、在本专利技术的一实施例中，所述第一互连结构位于一组不对称间隔层之间，所述第二互连结构跨过所述两个主动区与所述浅沟隔离区，其中所述第二互连结构位于所述浅沟隔离区本文档来自技高网...
【技术保护点】
1.一种制造半导体组件的方法，其特征在于包含：
2.如权利要求1所述的方法，其特征在于所述第二互连结构位于所述浅沟隔离区的所述底部高于所述栅极区的所述底部。
3.如权利要求1所述的方法，其特征在于在所述浅沟隔离区内形成所述第一互连结构之前，更包含:在所述两个主动区之间形成一组不对称间隔层。
4.如权利要求3所述的方法，其特征在于于形成所述电容之前，更包含:于所述第一主动区之内形成一桥接触电耦接所述第一互连结构，所述桥接触位于所述有原始表面的下方；以及
5.如权利要求4所述的方法，其特征在于形成所述桥接触的步骤包含:
6.如权利要求5所述的方法，其特征在于所述半导体基板是一硅基板，形成所述桥接触的步骤更包含:
7.如权利要求6所述的方法，其特征在于于所述第一孔洞的表面的所述第一隔离层是一热生成氧化层，被移除的所述间隔层材料不同于氧化层。
8.如权利要求4所述的方法，其特征在于所述桥接触包含金属或是掺杂半导体。
9.如权利要求8所述的方法，其特征在于更包含:
10.如权利要求9
11.一种半导体组件，其特征在于包含：
12.如权利要求11所述的半导体组件，其特征在于所述第一互连结构位于一组不对称间隔层之间，所述第二互连结构跨过所述两个主动区与所述浅沟隔离区，其中所述第二互连结构位于所述浅沟隔离区的一底部不对齐所述栅极区的一底部。
13.如权利要求12所述的半导体组件，其特征在于更包含一电容，其中所述电容覆盖所述晶体管，所述第二互连结构是一字线，所述第一互连结构是一位线，所述半导体内存是一动态随机存取存储器单元，所述晶体管是所述动态随机存取存储器单元的一存取晶体管。
14.如权利要求12所述的半导体组件，其特征在于更包含:
15.如权利要求14所述的半导体组件，其特征在于更包含:
16.如权利要求15所述的半导体组件，其特征在于更包含:
17.如权利要求16所述的半导体组件，其特征在于更包含:
18.如权利要求17所述的半导体组件，其特征在于所述电容包含:
19.如权利要求14所述的半导体组件，其特征在于所述桥接触包含金属或是掺杂半导体。
...【技术特征摘要】
1.一种制造半导体组件的方法，其特征在于包含：
2.如权利要求1所述的方法，其特征在于所述第二互连结构位于所述浅沟隔离区的所述底部高于所述栅极区的所述底部。
3.如权利要求1所述的方法，其特征在于在所述浅沟隔离区内形成所述第一互连结构之前，更包含:在所述两个主动区之间形成一组不对称间隔层。
4.如权利要求3所述的方法，其特征在于于形成所述电容之前，更包含:于所述第一主动区之内形成一桥接触电耦接所述第一互连结构，所述桥接触位于所述有原始表面的下方；以及
5.如权利要求4所述的方法，其特征在于形成所述桥接触的步骤包含:
6.如权利要求5所述的方法，其特征在于所述半导体基板是一硅基板，形成所述桥接触的步骤更包含:
7.如权利要求6所述的方法，其特征在于于所述第一孔洞的表面的所述第一隔离层是一热生成氧化层，被移除的所述间隔层材料不同于氧化层。
8.如权利要求4所述的方法，其特征在于所述桥接触包含金属或是掺杂半导体。
9.如权利要求8所述的方法，其特征在于更包含:
10.如权利要求9所述的方法，其特征在于所述半导体组件是一动态随机存取存...
【专利技术属性】
技术研发人员：卢超群，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。