【技术实现步骤摘要】
本专利技术涉及一种半导体结构，特别涉及一种具有插塞结构的半导体结构。
技术介绍
1、动态随机存取存储器(dynamic random access memory,dram)属一种挥发性存储器，包括由多个存储单元(memory cell)构成的阵列区(array region)以及由控制电路构成的周边区(peripheral area)。各个存储单元是由一个晶体管(transistor)以及与所述晶体管电性连接的一个电容(capacitor)构成，由所述晶体管控制所述电容的电荷的存储或释放，来达到存储资料的目的。控制电路通过横跨阵列区并且与各个存储单元电性连接的字线(word line,wl)与位线(bit line,bl)，可定址至各个存储单元来控制各个存储单元的资料的存取。
2、为了获得更高集密度的芯片，存储单元的结构已朝向三维(three-dimensional)发展，例如采用埋入式字线连接(buried wordline)以及堆叠式电容(stacked capacitor)技术。堆叠式电容技术是指将存储单元的电容设置在衬底上方，并通过插塞结构及连接垫结构来实现与衬底中的晶体管在垂直方向上的电性连接，借此节省电容所占用的衬底面积，还可方便地通过增加电容的电极板的高度来获得更大的电容量。目前仍存在一些技术问题须进一步改善。
技术实现思路
1、本专利技术目的在于提供一种半导体结构，其插塞结构具有不同深度，可改善插塞结构与晶体管的有源区之间的接触品质。
2、本
3、本专利技术一实施提供了一种半导体结构，其包括衬底，衬底包括多个有源区。多个栅极结构，沿第一方向延伸且与所述有源区相交。多个间隔物，设置在所述栅极结构上。多个第一插塞结构和第二插塞结构，沿所述第二方向交替排列在所述间隔物之间，且分别与所述有源区电连接，其中所述第一插塞结构的底部低于所述第二插塞结构的底部。
4、本专利技术一实施提供了一种半导体结构，其包括衬底，衬底包括多个有源区。多个栅极结构，沿第一方向延伸且与所述有源区相交。多个位线结构，沿第二方向延伸，且与所述有源区电连接，其中所述第一方向与所述第二方向互相垂直，所述位线结构包括外侧的第一位线结构和内侧的第二位线结构。至少一第一插塞结构，设置在所述第一位线结构的外侧。多个第三插塞结构，设置在所述第一位线结构的内侧及所述第二位线结构之间且与所第一插塞结构沿所述第一方向排列，其中在剖面图中，所述第一插塞结构的底部低于所述第三插塞结构的底部，且所述第一插塞结构的宽度大于所述第三插塞结构的宽度。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二插塞结构不低于所述有源区的所述中间部的顶面，所述第一插塞结构低于所述有源区的所述中间部的顶面。
3.根据权利要求1所述的半导体结构，其特征在于，还包括位于所述第一位线结构外侧的虚设位线结构，其中所述第一插塞结构和所述第二插塞结构沿所述第二方向交替夹设在所述第一位线结构和所述虚设位线结构之间。
4.根据权利要求1所述的半导体结构，其特征在于，所述虚设位线结构与各所述有源区电性隔离。
5.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：
6.根据权利要求5所述的半导体结构，其特征在于，所述栅极结构还包括多晶硅层，介于所述导电层与所述绝缘盖层之间，其中所述第一插塞结构的所述底部高于所述多晶硅层的顶面。
7.根据权利要求5所述的半导体结构，其特征在于，所述第二插塞结构的底部低于所述绝缘盖层的顶面。
8.根据权利要求1所述的半导体结构，其特征在于，还包括多个第三插塞结构和第四插塞结构，沿所述第二方向
9.根据权利要求8所述的半导体结构，其特征在于，所述第二插塞结构、所述第三插塞结构和所述第四插塞结构的底部延伸至所述衬底内的深度相同。
10.根据权利要求1所述的半导体结构，其特征在于，还包括多个电容结构，分别位于所述第一插塞结构和所述第二插塞结构上。
11.一种半导体结构，其特征在于，包括：
12.根据权利要求11所述的半导体结构，其特征在于，所述栅极结构包括：
13.根据权利要求12所述的半导体结构，所述栅极结构还包括多晶硅层，介于所述金属层与所述绝缘盖层之间，其中所述第一插塞结构的所述底部高于所述多晶硅层的顶面。
14.根据权利要求12所述的半导体结构，其特征在于，所述第二插塞结构的底部低于所述绝缘盖层的顶面。
15.一种半导体结构，其特征在于，包括：
16.根据权利要求15所述的半导体结构，其特征在于，还包括：
17.根据权利要求15所述的半导体结构，其特征在于，还包括位于所述第一位线结构外侧的虚设位线结构，其中所述第一插塞结构夹设在所述第一位线结构和所述虚设位线结构之间。
18.根据权利要求15所述的半导体结构，其特征在于，所述栅极结构包括：
19.根据权利要求18所述的半导体结构，其特征在于，所述栅极结构还包括多晶硅层，介于所述金属层与所述绝缘盖层之间，其中所述第一插塞结构的所述底部高于所述多晶硅层的顶面。
20.根据权利要求18所述的半导体结构，其特征在于，所述第三插塞结构的底部低于所述绝缘盖层的顶面。
21.一种半导体结构，其特征在于，包括：
22.根据权利要求21所述的半导体结构，其特征在于，所述位线结构包括半导体层，所述半导体层与所述有源区直接接触，所述第一插塞结构的底部低于所述半导体层的底部。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二插塞结构不低于所述有源区的所述中间部的顶面，所述第一插塞结构低于所述有源区的所述中间部的顶面。
3.根据权利要求1所述的半导体结构，其特征在于，还包括位于所述第一位线结构外侧的虚设位线结构，其中所述第一插塞结构和所述第二插塞结构沿所述第二方向交替夹设在所述第一位线结构和所述虚设位线结构之间。
4.根据权利要求1所述的半导体结构，其特征在于，所述虚设位线结构与各所述有源区电性隔离。
5.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：
6.根据权利要求5所述的半导体结构，其特征在于，所述栅极结构还包括多晶硅层，介于所述导电层与所述绝缘盖层之间，其中所述第一插塞结构的所述底部高于所述多晶硅层的顶面。
7.根据权利要求5所述的半导体结构，其特征在于，所述第二插塞结构的底部低于所述绝缘盖层的顶面。
8.根据权利要求1所述的半导体结构，其特征在于，还包括多个第三插塞结构和第四插塞结构，沿所述第二方向交替排列在所述第一位线结构的内侧与所述第二位线结构之间，其中所述第三插塞结构与所述第一插塞结构沿所述第一方向排列，所述第四插塞结构与所述第二插塞结构沿所述第一方向排列，所述第三插塞结构的底部、所述第四插塞结构的底部都高于所述第一插塞结构的所述底部。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二插塞结构、所述第三插塞结构和所述第四插塞结构的底部延伸至所述衬底内的深度相同。
10.根据权利要求1所...
【专利技术属性】
技术研发人员：吴道初，陈晓燕，许艺蓉，洪朝臻，冯立伟，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。