System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种厚片功率器件的导通电阻测试方法及测试结构技术_技高网

一种厚片功率器件的导通电阻测试方法及测试结构技术

技术编号:44369751 阅读:0 留言:0更新日期:2025-02-25 09:48
本发明专利技术公开一种厚片功率器件的导通电阻测试方法及测试结构。本发明专利技术导通电阻测试结构包括洗边处理后晶圆,以及金属化外延层;所述金属化外延层位于晶圆的洗边处理后暴露的衬底区域上;测试时,所述金属化外延层作为漏极接入点,晶圆上各芯片的源极、栅极分别作为源极接入点、栅极接入点;本发明专利技术通过物理气相沉积技术沉积一层金属,形成一个可靠的电气连接点,作为测试时的漏端接入点,解决了厚片功率器件Rdson测试难题。本发明专利技术还提高了晶圆边缘非活性区域的利用率,使原本在传统测试中难以利用的区域成为实现测试功能的关键部分,减少了对晶圆其他区域的依赖。

【技术实现步骤摘要】

本专利技术属于半导体制造,尤其涉及一种厚片功率器件的导通电阻测试方法及测试结构


技术介绍

1、在半导体功率器件的精密制造与性能评估领域,导通电阻(rdson)是一个核心指标,用于衡量器件的效能与能耗效率。rdson的准确测量对于优化器件设计、提升生产效率及确保产品质量具有重要意义。

2、然而,随着半导体制造工艺的日益复杂和多样化,尤其是对于较厚晶圆的处理,传统的测试方法面临着巨大挑战,例如,(1)晶圆厚度增加:较厚的晶圆由于其较大的体积和质量,导致电流通过时路径更长,电阻分布更复杂。这使得直接且精确地测量这些晶圆的rdson值变得异常困难。(2)接触式测试方法的局限性:传统的接触式测试方法难以直接触及晶圆内部的关键区域,无法获得准确的rdson数据。此外,测试过程中可能引入额外的接触电阻和误差源,降低了测量结果的可靠性。

3、因此,本领域技术人员迫切需要一种创新的方法来解决半导体功率器件生产中rdson的测量难题,以提升器件性能与生产效率。


技术实现思路

1、本专利技术的目的在于克服上述现有技术的不足,提供一种厚片功率器件的导通电阻测试方法及测试结构,解决因厚度限制导致直接rdson测试困难的问题。

2、本专利技术是这样实现的,第一方面,本专利技术提供一种厚片功率器件的导通电阻测试结构,其特征在于包括洗边处理后晶圆,以及金属化外延层;所述金属化外延层位于晶圆的洗边处理后暴露的衬底区域上;

3、测试时,所述金属化外延层作为漏极接入点,晶圆上各芯片的源极(source pad)、栅极(gate pad)分别作为源极接入点、栅极接入点。

4、优选地,所述衬底材质为硅。

5、优选地,所述金属化外延层采用的材质为钛镍银合金。

6、优选地,所述金属化外延层的厚度为1-2μm,更为优选为1μm。

7、优选地,所述金属化外延层为环状。

8、优选地,所述金属化外延层为2-3mm,更为优选为3mm。

9、优选地,所述金属化外延层与晶圆接触。

10、优选地,所述金属化外延层是通过物理气相沉积(pvd)技术沉积在晶圆的洗边处理后暴露的衬底区域上。

11、优选地,所述厚片功率器件的晶圆为8或12寸。

12、第二方面,本专利技术提供一种厚片功率器件的导通电阻测试方法,具体是:

13、在芯片级(cp)测试阶段,将测试设备的漏极端drain通过测试电极接到晶圆wafer边缘的金属化外延层上,芯片的源极source和栅极gate利用探针卡连接到测试设备的源极端source、栅极端gate;

14、测试时,分别闭合继电器将测试芯片的源极端、接地端接到电压源的高端和低端并提供一个负向电压使得厚片功率器件导通,再将测试芯片的源极接到电流源的低端并向金属化外延层(漏极)提供一个正向电流,同时测得源极、漏极两端的电压,进而得到导通电阻值。

15、本专利技术的有益效果是:

16、本专利技术通过物理气相沉积(pvd)技术沉积一层金属,形成一个可靠的电气连接区域,作为测试时的drain(漏)端接入点,解决了厚片功率器件rdson测试难题。本专利技术还提高了晶圆边缘非活性区域的利用率,使原本在传统测试中难以利用的区域成为实现测试功能的关键部分,减少了对晶圆其他区域的依赖。同时,降低了测试成本和复杂度,减少了因复杂测试结构和方法带来的设备投入、人力成本以及时间成本,提高了生产效率,增强了产品在市场上的竞争力。

本文档来自技高网...

【技术保护点】

1.一种厚片功率器件的导通电阻测试结构,其特征在于包括洗边处理后晶圆,以及金属化外延层;所述金属化外延层位于晶圆的洗边处理后暴露的衬底区域上;

2.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述衬底材质为硅。

3.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层采用的材质为钛镍银合金。

4.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层的厚度为1-2μm。

5.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层为环状。

6.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层为2-3mm。

7.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层与晶圆接触。

8.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层是通过物理气相沉积技术沉积在晶圆的洗边处理后暴露的衬底区域上。

<p>9.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述厚片功率器件的晶圆为8或12寸。

10.利用权利要求1-9任一项所述结构的导通电阻测试方法,其特征在于,所述方法具体是:

...

【技术特征摘要】

1.一种厚片功率器件的导通电阻测试结构,其特征在于包括洗边处理后晶圆,以及金属化外延层;所述金属化外延层位于晶圆的洗边处理后暴露的衬底区域上;

2.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述衬底材质为硅。

3.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层采用的材质为钛镍银合金。

4.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层的厚度为1-2μm。

5.根据权利要求1所述一种厚片功率器件的导通电阻测试结构,其特征在于,所述金属化外延层为环状。

【专利技术属性】
技术研发人员:李晨明仰文淇崔云龙
申请(专利权)人:浙江创芯集成电路有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1