【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种半导体结构的形成方法、半导体结构、器件及装置。
技术介绍
1、随着嵌入式设备的迅速发展和普及，各式的嵌入式器件被设计和开发。而快闪存储器(flash memory)凭借其高性能、低功耗、非易失性等优点，已成为各种嵌入式设备的重要数据存储介质。快闪存储器通常包括字线(word line，wl)与浮栅(floating gate，fg)等结构。快闪存储器要实现高效的存储器性能，字线与浮栅之间的间隙氧化层(gap oxide)结构至关重要。
2、目前，快闪存储器的制备工艺较为复杂，通常包括逻辑工艺和闪存工艺。字线与浮栅之间的间隙氧化层不仅受闪存工艺的影响，而且也受到逻辑工艺的影响。由于两个工艺具有不同的要求，在制备过程中需要在两个工艺之间进行平衡，从而使得快闪存储器中间隙氧化层的一致性难以控制，这会引起器件性能下降，并且导致良率变差。
技术实现思路
1、为了解决上述技术问题，本申请提供一种半导体结构的形成方法、半导体结构、器件及装置。
2、第一方面，本申请实施例公开了一种半导体结构的形成方法，所述方法包括：
3、提供初始半导体结构；初始半导体结构包括闪存区域和逻辑区域；闪存区域包括控制栅区和擦除栅区，控制栅区的表面上形成有控制栅结构；逻辑区域包括第一类逻辑栅区和第二类逻辑栅区；
4、形成位于控制栅结构的侧壁的侧墙结构、位于擦除栅区的至少一层隧穿氧化层以及位于逻辑区域的栅氧化层；栅氧化层包括位于第一类逻辑栅区的至
5、基于侧墙结构形成目标间隙氧化层，以及基于第一类栅氧化层形成目标第一类栅氧化层，以及基于隧穿氧化层形成目标隧穿氧化层，以及基于第二类栅氧化层形成目标第二类栅氧化层，得到目标半导体结构。
6、第二方面，本申请实施例公开了一种半导体结构，包括：逻辑区域和闪存区域；
7、逻辑区域和闪存区域；逻辑区域包括第一类逻辑栅区和第二类逻辑栅区；闪存区域包括控制栅区和擦除栅区；
8、位于第一类逻辑栅区的表面上的目标第一类栅氧化层；目标第一类栅氧化层为基于至少一层第一类栅氧化层得到；
9、位于第二类逻辑栅区的表面上的目标第二类栅氧化层；目标第二类栅氧化层基于至少一层第二类栅氧化层得到；
10、位于控制栅区的表面上的控制栅结构，控制栅结构的侧壁形成有目标间隙氧化层；目标间隙氧化层为基于依次形成在控制栅结构侧壁上的侧墙结构得到；
11、位于擦除栅区的表面上形成有目标隧穿氧化层；目标隧穿氧化层为基于至少一层隧穿氧化层得到。
12、第三方面，本申请实施例公开了一种存储器件，存储器件包括如上所述的半导体结构。
13、第四方面，本申请实施例公开了一种电子装置，电子装置包括如上所述的存储器件。
14、技术方案具有如下技术效果：
15、本申请实施例所述的半导体结构的形成方法、半导体结构、器件及装置，通过形成位于控制栅结构的侧壁的侧墙结构、位于擦除栅区的至少一层隧穿氧化层以及位于逻辑区域的栅氧化层。栅氧化层包括位于第一类逻辑栅区的至少一层第一类栅氧化层以及位于第二类逻辑栅区的至少一层第二类栅氧化层，栅氧化层与侧墙结构和隧穿氧化层同步形成，并基于侧墙结构形成目标间隙氧化层，以及基于第一类栅氧化层形成目标第一类栅氧化层，以及基于隧穿氧化层形成目标隧穿氧化层，以及基于第二类栅氧化层形成目标第二类栅氧化层，得到目标半导体结构。该方案可以将闪存工艺和逻辑工艺结合起来，能够同时实现间隙氧化层、第一类栅氧化层、隧穿氧化层和第二类栅氧化层的制备，提高快闪存储器件的制备效率。同时，在制备擦除栅区、第一类逻辑栅区和第二类逻辑栅区中的氧化层时，同时可以在控制栅结构侧壁上得到多个层叠的侧墙，基于这些侧墙来制备间隙氧化层，可以实现对间隙氧化层厚度的精准控制，从而提高间隙氧化层的均一性，进而提高闪器件性能，并且提高快闪存储器件的制备良率。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述侧墙结构包括：第一侧墙、第二侧墙、第三侧墙以及第四侧墙；所述形成位于所述控制栅结构的侧壁的侧墙结构、位于所述擦除栅区的至少一层隧穿氧化层以及位于所述逻辑区域的栅氧化层，包括：
3.根据权利要求2所述的方法，其特征在于，所述在所述控制栅结构的侧壁形成第一侧墙，包括：
4.根据权利要求2所述的方法，其特征在于，所述第一类逻辑栅区包括第一逻辑栅区；所述在所述第一类逻辑栅区形成第一预设厚度的第一类栅氧化层，并在所述第一侧墙的侧壁形成第二侧墙，包括：
5.根据权利要求2所述的方法，其特征在于，在所述第一类逻辑栅区形成第二预设厚度的第一类栅氧化层，并在所述擦除栅区形成第三预设厚度的隧穿氧化层，以及在所述第二侧墙的侧壁形成第三侧墙，包括：
6.根据权利要求2所述的方法，其特征在于，所述第二类逻辑栅区包括第二逻辑栅区；所述在所述第一类逻辑栅区形成第四预设厚度的第一类栅氧化层，在所述擦除栅区形成第五预设厚度的隧穿氧化层，在所述第二类逻辑
7.根据权利要求6所述的方法，其特征在于，所述沉积第四氧化层，在所述第一类逻辑栅区形成第四预设厚度的第一类栅氧化层，在所述擦除栅区形成第五预设厚度的隧穿氧化层，在所述第二逻辑栅区形成第六预设厚度的第二栅氧化层，以及在所述第三侧墙的侧壁形成第四侧墙，包括：
8.根据权利要求6所述的方法，其特征在于，所述第二类逻辑栅区还包括第三逻辑栅区；所述侧墙结构还包括第五侧墙，所述半导体结构的形成方法还包括：
9.根据权利要求8所述的方法，其特征在于，所述目标第二类栅氧化层包括目标第二栅氧化层和目标第三栅氧化层；所述基于所述侧墙结构形成目标间隙氧化层，以及基于所述第一类栅氧化层形成目标第一类栅氧化层，以及基于所述隧穿氧化层形成目标隧穿氧化层，以及基于所述第二类栅氧化层形成目标第二类栅氧化层，得到目标半导体结构，包括：
10.根据权利要求1所述的方法，其特征在于，所述闪存区域还包括字线区，所述控制栅区形成在所述字线区与所述擦除栅区之间；
11.一种半导体结构，其特征在于，包括：逻辑区域和闪存区域；所述逻辑区域包括第一类逻辑栅区和第二类逻辑栅区；所述闪存区域包括控制栅区和擦除栅区；
12.根据权利要求11所述的半导体结构，其特征在于，所述侧墙结构包括：第一侧墙、第二侧墙、第三侧墙和第四侧墙；所述第一侧墙的厚度为250埃-280埃；所述第二侧墙的厚度为40埃-70埃；所述第三侧墙的厚度为100埃-140埃；所述第四侧墙的厚度为0-80埃。
13.根据权利要求11或12所述的半导体结构，其特征在于，所述目标间隙氧化层的厚度为220埃-260埃；所述隧穿氧化层的厚度为120埃-160埃。
14.根据权利要求11或12所述的半导体结构，其特征在于，所述目标第一类栅氧化层包括目标第一栅氧化层；所述目标第一栅氧化层的厚度为170埃-220埃。
15.根据权利要求14所述的半导体结构，其特征在于，所述目标第二类栅氧化层包括目标第二栅氧化层和目标第三栅氧化层：所述目标第二栅氧化层的厚度为60埃-100埃；所述目标第三栅氧化层的厚度为5埃-35埃。
16.一种存储器件，其特征在于，所述存储器件包括如权利要求11至15任意一项所述的半导体结构。
17.一种电子装置，其特征在于，所述电子装置包括如权利要求16所述的存储器件。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述侧墙结构包括：第一侧墙、第二侧墙、第三侧墙以及第四侧墙；所述形成位于所述控制栅结构的侧壁的侧墙结构、位于所述擦除栅区的至少一层隧穿氧化层以及位于所述逻辑区域的栅氧化层，包括：
3.根据权利要求2所述的方法，其特征在于，所述在所述控制栅结构的侧壁形成第一侧墙，包括：
4.根据权利要求2所述的方法，其特征在于，所述第一类逻辑栅区包括第一逻辑栅区；所述在所述第一类逻辑栅区形成第一预设厚度的第一类栅氧化层，并在所述第一侧墙的侧壁形成第二侧墙，包括：
5.根据权利要求2所述的方法，其特征在于，在所述第一类逻辑栅区形成第二预设厚度的第一类栅氧化层，并在所述擦除栅区形成第三预设厚度的隧穿氧化层，以及在所述第二侧墙的侧壁形成第三侧墙，包括：
6.根据权利要求2所述的方法，其特征在于，所述第二类逻辑栅区包括第二逻辑栅区；所述在所述第一类逻辑栅区形成第四预设厚度的第一类栅氧化层，在所述擦除栅区形成第五预设厚度的隧穿氧化层，在所述第二类逻辑栅区形成第六预设厚度的第二类栅氧化层，以及在所述第三侧墙的侧壁形成第四侧墙，包括：
7.根据权利要求6所述的方法，其特征在于，所述沉积第四氧化层，在所述第一类逻辑栅区形成第四预设厚度的第一类栅氧化层，在所述擦除栅区形成第五预设厚度的隧穿氧化层，在所述第二逻辑栅区形成第六预设厚度的第二栅氧化层，以及在所述第三侧墙的侧壁形成第四侧墙，包括：
8.根据权利要求6所述的方法，其特征在于，所述第二类逻辑栅区还包括第三逻辑栅区；所述侧墙结构还包括第五侧墙，所述半导体结构的形成方法还包括：
9.根据权利要求8所述的方法，其特征在于，所述目标第...
【专利技术属性】
技术研发人员：王阳，蔺黎，徐蓓华，钟怡，董天化，曾红林，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。