System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 三维NAND闪存阵列的制造方法技术_技高网
当前位置: 首页 > 专利查询>株式会社HPSP专利>正文

三维NAND闪存阵列的制造方法技术

技术编号:44341903 阅读:2 留言:0更新日期:2025-02-18 20:54
根据本发明专利技术的一个实施例,包括多晶硅在基板上垂直延伸的垂直NAND通道的三维NAND闪存阵列的制造方法可包括:金属膜形成步骤,通过注入金属来沿着上述多晶硅的侧壁形成金属膜;晶相生长步骤,照射微波来使上述金属与上述多晶硅之间的晶体硅生长;以及晶相输送步骤,照射微波来向上述垂直NAND通道的底部面方向输送上述晶体硅。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术涉及一种半导体技术,且特别涉及一种三维nand闪存阵列的制造方法。


技术介绍

1、随着智能手机、平板计算机等移动设备的技术开发和需求的增加,提高集成度的存储器件的需求也将急剧增加。存储器件也为了提高小面积内集成度而用固态内存(ssd,solid state memory)代替现有硬式磁盘驱动器(hdd,hard disk drive),在固态内存中尤其对非易失性存储器件的需求剧增。作为非易失性存储器件,广泛使用提高集成度并节减费用的nand(nand)闪存器件。

2、三维nand闪存器件通过将作为基本存储单位的单元垂直堆叠的方式制成。在此情况下,随着堆叠层数的增加,位密度将会提高,且可节减每位成本。

3、当前三维nand闪存器件堆叠有100多个以上的层,随着容量的持续增加,预计将扩张到4位数以上的堆叠层数。

4、并且,在三维nand闪存器件中使用多晶硅作为通道材料,由此将会节减费用。

5、当用多晶硅构成通道时,在读取工作中电阻将会增加,使得在单元中的读取电流变得小于可以在感测电路中检测的电流最小值,从而读取工作带变得艰难,在堆叠层数高的情况下,存在通道内电场迁移率相对降低的问题。

6、多晶硅的局限性成为了限制三维nand闪存器件长期扩张的绊脚石。

7、为了改善这种非晶多晶硅所具有的器件特性而使用了结晶化技术。结晶化技术包括将温度提升至硅熔点以上来进行再结晶化的固相结晶化(spc,solid phasecrystallization)和仅以非晶多晶硅为目标来实现局部区域中的结晶化的准分子雷射结晶化(elc,eximer laser crystallization)以及在低温下进行结晶化的金属诱导横向结晶(milc,metal induced lateral crystallization)。

8、由于固相结晶化(spc)在高温下进行,因此工序进行将面临很大的困难,准分子雷射结晶化(elc)可以实现局部区域的结晶化,从而工序上的局限条件少,但存在需要具备雷射装置等成本上升、结晶化的多晶硅的收益率低的问题。

9、基于金属诱导横向结晶(milc)的非晶多晶硅结晶化将会形成多晶硅,注入金属并生长nisi2结晶后,将会经过nisi2输送等一系列工序步骤。

10、韩国公开专利第10-2021-0117522号(公开日:2021年09月29日)公开了基于如上金属诱导横向结晶(milc)的结晶化的第一半导体图案,这种金属诱导横向结晶也需要很长的工序时间,随着在高温下进行工序,存在具有高热负荷(heat load)等问题。


技术实现思路

1、技术问题

2、本说明书提供了一种即使为了提高集成度而增加单元的数量,也可以改善读取电流的减少的三维nand闪存阵列的制造方法。

3、解决问题的方案

4、为了解决上述技术问题,本专利技术提供三维nand闪存阵列的制造方法。

5、根据本专利技术的一个实施例,包括多晶硅在基板上垂直延伸的垂直nand通道的三维nand闪存阵列的制造方法可包括:金属膜形成步骤,通过注入金属来沿着上述多晶硅的侧壁形成金属膜;晶相生长步骤,照射第一微波来使上述金属与上述多晶硅之间的晶体硅生长;以及晶相输送步骤,照射第二微波来向上述垂直nand通道的底部面方向输送上述晶体硅。

6、根据一个实施例,在上述金属膜形成步骤之前,三维nand闪存阵列的制造方法还可包括:多晶硅预处理步骤,照射第三微波来预处理上述多晶硅。

7、根据一个实施例,在上述晶相输送步骤之后,上述制造方法还可包括:缺陷去除步骤,在氢环境下执行退火来去除上述晶体硅上的缺陷(defect)。

8、根据一个实施例,上述缺陷去除步骤可在2大气压至50大气压的压力范围内执行。

9、根据一个实施例,上述缺陷去除步骤可在200℃至800℃的温度范围内执行。

10、根据一个实施例,上述第一微波可输出1kw至10kw。

11、根据一个实施例,上述第一微波可在2.4ghz至2.5ghz的频带范围内进行照射。

12、根据一个实施例,上述晶相生长步骤可在200℃至600℃的温度范围内执行。

13、根据一个实施例,上述金属可以为选自镍(ni)、钛(ti)、钼(mo)、钴(co)及铝(al)中的一种。

14、专利技术效果

15、根据本专利技术的实施例,随着通过结合微波退火以及氢退火在比较低的温度下进行金属诱导横向结晶化(milc),具有降低三维nand闪存阵列的制造工序上的热负荷(heatload)的优点。

16、根据本专利技术的一个实施例,随着通过结合微波退火以及氢退火在比较低的温度下进行金属诱导横向结晶化(milc),具有改善三维nand闪存阵列的读取电流的减少的优点。

17、根据本专利技术的另一实施例,本专利技术具有如下优点,在晶相生长步骤中,向金属膜照射第一微波来诱导金属的电阻传导吸收,使得金属原子在多晶硅的界面迅速渗透,从而缩短三维nand闪存阵列的制造工序时间。

18、根据本专利技术的又一实施例,本专利技术具有如下优点,在晶相输送步骤中,向垂直nand通道照射第二微波来提供运动能,由此将晶体硅迅速输送到垂直nand通道的地面来缩短三维nand闪存阵列的制造工序时间。

19、根据本专利技术的又一实施例,本专利技术具有如下优点,在多晶硅预处理步骤中,向多晶硅照射第三微波来预处理多晶硅,由此去除多晶硅内不纯物,提高形成在多晶硅的界面上的金属膜的结合稳定性。

20、根据本专利技术的又一实施例,本专利技术具有如下优点,在多晶硅预处理步骤中,向多晶硅照射第三微波来预处理多晶硅,由此,随着在比较低的温度下进行预处理,将多晶硅的热变形最小化。

21、根据本专利技术的又一实施例,本专利技术具有如下优点,在缺陷去除步骤中,在氢环境下通过高压热处理去除多晶硅上的缺陷,由此降低垂直nand信道的整个区域内的晶体硅的缺陷。

本文档来自技高网...

【技术保护点】

1.一种三维NAND闪存阵列的制造方法,所述三维NAND闪存阵列包括多晶硅在基板上垂直延伸的垂直NAND通道,其中,所述三维NAND闪存阵列的制造方法包括:

2.根据权利要求1所述的三维NAND闪存阵列的制造方法,其中,在所述金属膜形成步骤之前,所述制造方法还包括:多晶硅预处理步骤,照射第三微波来预处理所述多晶硅。

3.根据权利要求1所述的三维NAND闪存阵列的制造方法,其中,在所述晶相输送步骤之后,所述制造方法还包括:

4.根据权利要求3所述的三维NAND闪存阵列的制造方法,其中,所述缺陷去除步骤在2大气压至50大气压的压力范围内执行。

5.根据权利要求3所述的三维NAND闪存阵列的制造方法,其中,所述缺陷去除步骤在200℃至800℃的温度范围内执行。

6.根据权利要求1所述的三维NAND闪存阵列的制造方法,其中,所述第一微波输出1KW至10KW。

7.根据权利要求1所述的三维NAND闪存阵列的制造方法,其中,所述第一微波在2.4GHz至2.5GHz的频带范围内进行照射。

8.根据权利要求1所述的三维NAND闪存阵列的制造方法,其中,所述晶相生长步骤在200℃至600℃的温度范围内执行。

9.根据权利要求1所述的三维NAND闪存阵列的制造方法,其中,所述金属为选自镍(Ni)、钛(Ti)、钼(Mo)、钴(Co)及铝(Al)中的一种。

...

【技术特征摘要】
【国外来华专利技术】

1.一种三维nand闪存阵列的制造方法,所述三维nand闪存阵列包括多晶硅在基板上垂直延伸的垂直nand通道,其中,所述三维nand闪存阵列的制造方法包括:

2.根据权利要求1所述的三维nand闪存阵列的制造方法,其中,在所述金属膜形成步骤之前,所述制造方法还包括:多晶硅预处理步骤,照射第三微波来预处理所述多晶硅。

3.根据权利要求1所述的三维nand闪存阵列的制造方法,其中,在所述晶相输送步骤之后,所述制造方法还包括:

4.根据权利要求3所述的三维nand闪存阵列的制造方法,其中,所述缺陷去除步骤在2大气压至50大气压的压力范围内执行。

5.根据权利要求3所述的三维n...

【专利技术属性】
技术研发人员:黄显相
申请(专利权)人:株式会社HPSP
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1