【技术实现步骤摘要】
本专利技术涉及存储，特别涉及一种多次可编程存储单元及存储装置。
技术介绍
1、mtp(多次可编程存储单元)是集成电路中常用的技术。该项技术可实现在芯片出厂后的精度调整或客户定制，并且可以作为芯片的存储记忆模块使用。其基本原理是通过捕获或释放存储介质中的电荷，来调整器件的阈值电压等参数，进而影响输出的电流值。
2、现有技术中，双层多晶硅栅存储单元是最常用的技术手段。但由于双层多晶硅结构需要增加掩膜板层数，增加了芯片的成本，且现有的多次可编程存储单元的面积版图较大。
3、因此，提供一种多次可编程存储单元及存储装置，以降低芯片成本和减小芯片尺寸，是本领域函待解决的问题。
技术实现思路
1、鉴于上述问题，本专利技术的目的在于提供一种多次可编程存储单元及存储装置，通过在编程管的控制端增加第二电容，使得编程管的源极区电位能一直与接地端或低电位端连接，从而实现了多次可编程存储单元及存储装置的面积和版图层次的减少，进而降低芯片成本和减小芯片尺寸。
2、根据本专利技术的一方面，提供一种多次可编程存储单元，包括：衬底，以及置于该衬底上的：
3、选择管，包括第一栅极区、第一源极区、第一漏极区，所述第一漏极区与位线连接，所述第一栅极区与字线连接；
4、编程管，包括第二栅极区、第二源极区、第二漏极区，所述第二漏极区与第一源极区连接，所述第二源极区与接地端或低电位端连接；
5、第一电容器，包括与所述第二栅极区连接的第一端，以及与控制栅线连
6、第二电容器，包括与所述第二栅极区连接的第一端，以及与遂穿栅线连接的第二端。
7、优选的，位于所述衬底中且间隔分布的第一阱区、第二阱区和第三阱区，
8、所述选择管的第一源极区和第一漏极区位于所述第一阱区中，所述选择管的第一栅极区位于所述第一阱区上；
9、所述编程管的第二源极区和第二漏极区位于所述第一阱区中，所述编程管的第二栅极区位于所述第一阱区上，
10、所述第一源极区为第一掺杂区，所述第一漏极区和所述第二源极区为第二掺杂区，所述第二漏极区为第三掺杂区，所述第二栅极区为浮空栅极区。
11、优选的，还包括：第四掺杂区，所述第四掺杂区位于所述第一阱区中，所述第三掺杂区与所述第四掺杂区连接并连接至接地端或低电位端。
12、优选的，所述第一电容器还包括：
13、第三栅极区，位于所述第二阱区上且与所述第二栅极区连接；
14、第五掺杂区和第六掺杂区，位于所述第二阱区中，且所述第五掺杂区和所述第六掺杂区连接并连接至控制栅线，
15、所述第三栅极区作为所述第一电容器的第一端，所述第二阱区作为所述第一电容器的第二端。
16、优选的，所述第二电容器还包括：
17、第四栅极区，位于所述第三阱区上且与所述第二栅极区连接；
18、第七掺杂区和第八掺杂区，位于所述第三阱区中，且所述第七掺杂区和所述第八掺杂区连接并连接至遂穿栅线；
19、所述第四栅极区作为所述第二电容器的第一端，所述第三阱区作为所述第二电容器的第二端。
20、优选的，所述第三栅极区的面积大于所述第二栅极区的面积。
21、优选的，所述第三栅极区的面积大于或等于所述第二栅极区的面积的10倍。
22、优选的，所述第一阱区、第四掺杂区、第五掺杂区和第七掺杂区为第一掺杂类型，所述第二阱区、第三阱区、第一掺杂区、第二掺杂区、第三掺杂区、第六掺杂区和第八掺杂区为第二掺杂类型，
23、所述第一掺杂类型为p型和n型中的一种，所述第二掺杂类型为p型和n型中的另一种。
24、优选的，当所述多次可编程存储单元进行编程时，所述第五掺杂区至第八掺杂区接入正电位；
25、当所述多次可编程存储单元进行擦除时，所述第五掺杂区和所述第六掺杂区接入低电位或接地，所述第七掺杂区和所述第八掺杂区接入正电位；
26、当所述多次可编程存储单元进行读取时，所述第一掺杂区、第一栅极区、第五掺杂区至第八掺杂区均接入正电位。
27、本专利技术还提供一种存储装置，包括如以上任一项所述的多次可编程存储单元。
28、本专利技术提供的多次可编程存储单元及存储装置，通过在编程管的控制端增加第二电容，以将编程管的编程路径和擦除路径进行区分，进而使得编程管的源极区电位能一直与接地端或低电位端连接，从而节省了多次可编程存储单元中的tub和高压阱，实现了多次可编程存储单元及存储装置的面积和版图层次的减少，进而降低芯片成本和减小芯片尺寸。
29、进一步地，本申请的多次可编程存储单元及存储装置由于采用隧穿原理来使浮空栅进行捕获、释放电子来分别进行编程、擦除，即采用隧穿原理设计可多次可编程存储单元，减小了多次可编程存储单元的尺寸，进而降低了成本。
本文档来自技高网...【技术保护点】
1.一种多次可编程存储单元，包括：
2.根据权利要求1所述的多次可编程存储单元，其中，还包括：
3.根据权利要求2所述的多次可编程存储单元，其中，还包括：第四掺杂区，所述第四掺杂区位于所述第一阱区中，所述第三掺杂区与所述第四掺杂区连接并连接至接地端或低电位端。
4.根据权利要求3所述的多次可编程存储单元，其中，所述第一电容器还包括：
5.根据权利要求4所述的多次可编程存储单元，其中，所述第二电容器还包括：
6.根据权利要求4所述的多次可编程存储单元，其中，所述第三栅极区的面积大于所述第二栅极区的面积。
7.根据权利要求6所述的多次可编程存储单元，其中，所述第三栅极区的面积大于或等于所述第二栅极区的面积的10倍。
8.根据权利要求5所述的多次可编程存储单元，其中，所述第一阱区、第四掺杂区、第五掺杂区和第七掺杂区为第一掺杂类型，所述第二阱区、第三阱区、第一掺杂区、第二掺杂区、第三掺杂区、第六掺杂区和第八掺杂区为第二掺杂类型，
9.根据权利要求5所述的多次可编程存储单元，其中，
...
【技术特征摘要】
1.一种多次可编程存储单元，包括：
2.根据权利要求1所述的多次可编程存储单元，其中，还包括：
3.根据权利要求2所述的多次可编程存储单元，其中，还包括：第四掺杂区，所述第四掺杂区位于所述第一阱区中，所述第三掺杂区与所述第四掺杂区连接并连接至接地端或低电位端。
4.根据权利要求3所述的多次可编程存储单元，其中，所述第一电容器还包括：
5.根据权利要求4所述的多次可编程存储单元，其中，所述第二电容器还包括：
6.根据权利要求4所述的多次可编程存储单元，其中，所述第三栅极区的面...
【专利技术属性】
技术研发人员：王炜槐，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。