【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种半导体测试结构。
技术介绍
1、在大规模集成电路制造工艺中，随着前道工序（front end of line，feol）和后道工序（back end of line，beol）堆叠层次增加，线宽及接触孔的尺寸(contact/via)越来越小，互联图形越来越复杂，无论是对光学邻近修正(optical proximity correction，opc)还是制造工艺都提出了严重挑战，器件制备过程中常会出现短路（bridge）失效或开路（open）失效。为监控工艺稳定性，会设计一些测试结构(test key)，通过对测试结构进行电性测试并分析测试数据，从而发现问题并针对性的解决问题。
2、为有效监控隔离情况和接触孔接触情况，有两种经典的测试结构被广泛使用，其中一种测试结构具有两个梳状且交替穿插在一起的导电结构，这种测试结构可以用于监控有源区（aa）之间、栅电极层之间（gate）或金属线（metal）之间的击穿情况，从而判断隔离情况、工艺极限（window）或工艺异常情况（比如可以判断是否有光阻剥离、刻蚀是否有异常、有无缺陷落入间隙等），以及反映当前设计规则下的最小间距；但是这种测试结构有一定局限性，仅考虑到了临近导线的侧边对侧边（line to line，ltl）和端头对侧边（head toline，htl）的击穿情况，忽略了端头对端头（head to head，hth）的击穿情况，与实际情况存在一定差异。另一种测试结构是接触孔测试结构，这种测试结构用于测试接触孔的电阻，通过金属层将所有接触孔
技术实现思路
1、本申请的目的在于提供一种半导体测试结构，以解决现有的半导体测试结构无法监控临近导线的端头对端头的击穿情况的问题。
2、为了达到上述目的，本申请提供了一种半导体测试结构，包括第一导电结构及第二导电结构；
3、所述第一导电结构包括第一梳柄部和至少一个第一梳齿部，所述第二导电结构包括第二梳柄部和至少一个第二梳齿部，所述第一梳柄部和所述第二梳齿部均沿第一方向延伸，所述第一梳齿部与所述第二梳齿部均沿第二方向延伸并在所述第一方向上交替间隔排布；
4、至少一组相邻的所述第一梳齿部和所述第二梳齿部上具有至少一个延伸结构，所述延伸结构包括设置于所述第一梳齿部上的第一延伸结构以及设置于所述第二梳齿部上的第二延伸结构，所述第一延伸结构至少包括与所述第一梳齿部相交并沿所述第一方向延伸、沿所述第二方向间隔排布的第一延伸部和第二延伸部，所述第二延伸结构至少包括与所述第二梳齿部相交并沿所述第一方向延伸、沿所述第二方向间隔排布的第三延伸部和第四延伸部；以及，
5、所述第一延伸部与所述第三延伸部在所述第一方向上对齐，所述第二延伸部与所述第四延伸部在所述第一方向上对齐，所述第一延伸部与所述第四延伸部在所述第一方向上具有交叠区域或者所述第二延伸部与所述第三延伸部在所述第一方向上具有交叠区域。
6、可选的，同一所述延伸结构中，所述第一延伸部与所述第三延伸部在所述第一方向上间隔当前设计规则下的最小间距，所述第二延伸部与所述第四延伸部在所述第一方向上间隔当前设计规则下的最小间距；以及，
7、所述第一延伸部与所述第四延伸部在所述第二方向上间隔当前设计规则下的最小间距，所述第二延伸部与所述第三延伸部在所述第二方向上间隔当前设计规则下的最小间距。
8、可选的，所述第一延伸部与所述第四延伸部在所述第一方向的长度相等，所述第二延伸部与所述第三延伸部在所述第一方向的长度相等。
9、可选的，每一组相邻的所述第一梳齿部和所述第二梳齿部上均具有所述延伸结构。
10、可选的，所述第一梳齿部上设置有多个所述第一延伸结构，所述第一延伸结构沿所述第二方向等间距排布；所述第二梳齿部上设置有与所述第一延伸结构一一对应的多个所述第二延伸结构，所述第二延伸结构沿所述第二方向等间距排布。
11、可选的，所述第一梳柄部的端部具有第一测试焊盘，所述第二梳柄部的端部具有第二测试焊盘，向所述第一测试焊盘和所述第二测试焊盘施加不同的电压，以测试所述第一导电结构与所述第二导电结构之间的击穿电压和/或获取所述第一导电结构与所述第二导电结构之间在预定电压下的击穿情况。
12、可选的，所述半导体测试结构还包括第三导电结构，所述第三导电结构位于至少一组相邻的所述第一梳齿部和所述第二梳齿部之间，第三导电结构包括至少一个沿所述第一方向延伸的条状部，所述条状部包括沿所述第一方向延伸的导电层以及位于所述导电层两端的接触孔，两个所述接触孔通过所述导电层电性连接。
13、可选的，所述第二方向上相邻的两个所述延伸结构之间均设置有所述第三导电结构。
14、可选的，所述第三导电结构包括至少两个所述条状部，两个所述条状部与相邻的所述延伸结构之间在所述第二方向上间隔当前设计规则下的最小间距，且相邻的两个所述条状部之间在所述第二方向上间隔当前设计规则下的最小间距。
15、可选的，所有所述接触孔均通过金属层串联在一起，形成一条测试线路。
16、可选的，将所述接触孔分成多组，每组中的所有所述接触孔均通过金属层串联在一起，形成至少两条彼此独立的测试线路。
17、可选的，至少将所述第一方向上属于同一列的所述接触孔分成一组。
18、可选的，将所述第一方向上属于同一列的所述第三导电结构中相对应的一列所述接触孔分成一组。
19、可选的，所述测试线路的两端分别设置有第三测试焊盘和第四测试焊盘。
20、可选的，所述第一导电结构、所述第二导电结构及所述导电层为第n层金属布线层，所述金属层为第n+1层金属布线层，n大于或等于1；
21、或者，所述第一导电结构、所述第二导电结构及所述导电层为有源区，所述金属层为第一层金属布线层；
22、或者，所述第一导电结构、所述第二导电结构及所述导电层为栅电极层，所述金属层为第一层金属布线层。
23、可选的，所述第一导电结构、所述第二导电结构及部分所述测试线路中的所述导电层为有源区，另一部分所述测试线路中的所述导电层为栅电极层，所述金属层为第一层金属布线层；
24、或者，所述第一导电结构、所述第二导电结构及部分所述测试线路中的所述导电层为栅电极层，另一部分所述测试线路中的所述导电层为有源区，所述金属层为第一层金属布线层。
25、在本申请提供的半导体测试结构中，包括第一导电结构及第二导电结构；所述第一导电结构包括第本文档来自技高网...
【技术保护点】
1.一种半导体测试结构，其特征在于，包括第一导电结构及第二导电结构；
2.如权利要求1所述的半导体测试结构，其特征在于，同一所述延伸结构中，所述第一延伸部与所述第三延伸部在所述第一方向上间隔当前设计规则下的最小间距，所述第二延伸部与所述第四延伸部在所述第一方向上间隔当前设计规则下的最小间距；以及，
3.如权利要求1所述的半导体测试结构，其特征在于，所述第一延伸部与所述第四延伸部在所述第一方向的长度相等，所述第二延伸部与所述第三延伸部在所述第一方向的长度相等。
4.如权利要求1所述的半导体测试结构，其特征在于，每一组相邻的所述第一梳齿部和所述第二梳齿部上均具有所述延伸结构。
5.如权利要求1所述的半导体测试结构，其特征在于，所述第一梳齿部上设置有多个所述第一延伸结构，所述第一延伸结构沿所述第二方向等间距排布；所述第二梳齿部上设置有与所述第一延伸结构一一对应的多个所述第二延伸结构，所述第二延伸结构沿所述第二方向等间距排布。
6.如权利要求1~5中任一项所述的半导体测试结构，其特征在于，所述第一梳柄部的端部具有第一测试焊盘，所
7.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构还包括第三导电结构，所述第三导电结构位于至少一组相邻的所述第一梳齿部和所述第二梳齿部之间，第三导电结构包括至少一个沿所述第一方向延伸的条状部，所述条状部包括沿所述第一方向延伸的导电层以及位于所述导电层两端的接触孔，两个所述接触孔通过所述导电层电性连接。
8.如权利要求7所述的半导体测试结构，其特征在于，所述第二方向上相邻的两个所述延伸结构之间均设置有所述第三导电结构。
9.如权利要求8所述的半导体测试结构，其特征在于，所述第三导电结构包括至少两个所述条状部，两个所述条状部与相邻的所述延伸结构之间在所述第二方向上间隔当前设计规则下的最小间距，且相邻的两个所述条状部之间在所述第二方向上间隔当前设计规则下的最小间距。
10.如权利要求7所述的半导体测试结构，其特征在于，所有所述接触孔均通过金属层串联在一起，形成一条测试线路。
11.如权利要求7所述的半导体测试结构，其特征在于，将所述接触孔分成多组，每组中的所有所述接触孔均通过金属层串联在一起，形成至少两条彼此独立的测试线路。
12.如权利要求11所述的半导体测试结构，其特征在于，至少将所述第一方向上属于同一列的所述接触孔分成一组。
13.如权利要求12所述的半导体测试结构，其特征在于，将所述第一方向上属于同一列的所述第三导电结构中相对应的一列所述接触孔分成一组。
14.如权利要求10~13中任一项所述的半导体测试结构，其特征在于，所述测试线路的两端分别设置有第三测试焊盘和第四测试焊盘。
15.如权利要求10或11所述的半导体测试结构，其特征在于，所述第一导电结构、所述第二导电结构及所述导电层为第n层金属布线层，所述金属层为第n+1层金属布线层，n大于或等于1；
16.如权利要求11所述的半导体测试结构，其特征在于，所述第一导电结构、所述第二导电结构及部分所述测试线路中的所述导电层为有源区，另一部分所述测试线路中的所述导电层为栅电极层，所述金属层为第一层金属布线层；
...【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括第一导电结构及第二导电结构；
2.如权利要求1所述的半导体测试结构，其特征在于，同一所述延伸结构中，所述第一延伸部与所述第三延伸部在所述第一方向上间隔当前设计规则下的最小间距，所述第二延伸部与所述第四延伸部在所述第一方向上间隔当前设计规则下的最小间距；以及，
3.如权利要求1所述的半导体测试结构，其特征在于，所述第一延伸部与所述第四延伸部在所述第一方向的长度相等，所述第二延伸部与所述第三延伸部在所述第一方向的长度相等。
4.如权利要求1所述的半导体测试结构，其特征在于，每一组相邻的所述第一梳齿部和所述第二梳齿部上均具有所述延伸结构。
5.如权利要求1所述的半导体测试结构，其特征在于，所述第一梳齿部上设置有多个所述第一延伸结构，所述第一延伸结构沿所述第二方向等间距排布；所述第二梳齿部上设置有与所述第一延伸结构一一对应的多个所述第二延伸结构，所述第二延伸结构沿所述第二方向等间距排布。
6.如权利要求1~5中任一项所述的半导体测试结构，其特征在于，所述第一梳柄部的端部具有第一测试焊盘，所述第二梳柄部的端部具有第二测试焊盘，向所述第一测试焊盘和所述第二测试焊盘施加不同的电压，以测试所述第一导电结构与所述第二导电结构之间的击穿电压和/或获取所述第一导电结构与所述第二导电结构之间在预定电压下的击穿情况。
7.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构还包括第三导电结构，所述第三导电结构位于至少一组相邻的所述第一梳齿部和所述第二梳齿部之间，第三导电结构包括至少一个沿所述第一方向延伸的条状部，所述条状部包括沿所述第一方向延伸的导电层以及位于所述导电层两端的接触孔，两个所述接触孔...
【专利技术属性】
技术研发人员：方潇功，郑茂波，
申请(专利权)人：芯联越州集成电路制造绍兴有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。