【技术实现步骤摘要】
本申请涉及集成电路设计，特别是涉及一种低抖动的电荷泵锁相环电路。
技术介绍
1、为了满足在极低时钟抖动的应用场景中的应用，包括高性能处理器、5g无线通信、高速有线通信（比如56/112gbps高速通信）以及下一代以太网通信等应用。在高性能cpu中，pll作为时钟发生器，对时钟系统的稳定性提出了很高的要求，任何微小的时钟抖动都可能导致cpu性能下降或功能异常。随着通信速度的提升，低抖动pll对于维持高速数据传输的稳定性和可靠性变得尤为重要。
2、在这个背景下，稳定、具有良好的抗噪声性能、能够输出极低输出抖动信号的锁相环就变得极为重要了。低抖动的锁相环电路可以减少相位噪声，这对于无线通信和高速数据通信等领域非常重要，因为相位噪声会直接影响信号的质量和传输距离。并且能够提供更稳定的时钟信号，对电源噪声和环境变化的敏感度降低，从而增强了系统的抗干扰能力，这对于保证通信系统的可靠性和稳定性非常重要。
3、相比较目前广泛应用的全数字锁相环（adpll)通常由于量化噪声和对电源噪声的更高灵敏度而存在更高的抖动问题，电荷泵锁相环（cppll）本身具有高频率和高精度的输出时钟、低抖动输出和相位误差小等特点，由于其简单性和鲁棒性，电荷泵锁相环是使用最广泛模拟混合信号锁相环架构。
4、传统双环路电荷泵锁相环将基本cppll的单环路径拆分为比例路径和积分路径，如图1所示的双路环路cppll。通过设置较小的icp-i(icp-i<<icp-p)，可以在不改变回路动态的情况下减小积分电容c1的电容，但是积分电
技术实现思路
1、基于此，有必要针对上述技术问题，提供一种低抖动的电荷泵锁相环电路。
2、一种低抖动的电荷泵锁相环电路，该电路包括：鉴频鉴相器、模拟比例路径、数字积分路径、组合压控振荡器模块和分频器。
3、鉴频鉴相器，用于对输入的参数时钟信号和分频器反馈的时钟信号的相位进行对比，得到相位差。
4、模拟比例路径，用于通过电荷泵将相位差转换为电流，然后通过环路滤波器进行处理，得到第一控制电压。
5、数字积分路径，用于将相位差进行串并转换、寄存、鉴相、累加、数模转换处理后，得到第二控制电压。
6、组合压控振荡器模块，用于将第一控制电压和第二控制电压的值作为压控电压，将压控电压输入可控偏置电路中，分别与两个不同可调偏置电压相加后对两个压控振荡器进行控制，将两个压控振荡器输出的时钟信号通过第一计数器后通过第一数字处理单元进行处理，将输出信号传输至分频器，将两个压控振荡器输出的时钟信号通过第二计数器后通过第二数字处理单元进行处理，输出时钟信号。
7、分频器，用于对第一数字处理单元输出的信号进行分频，并将分频后的时钟信号反馈至鉴频鉴相器。
8、在其中一个实施例中，模拟比例路径包括电荷泵和环路滤波器。
9、电荷泵的输入端与鉴频鉴相器的输出端连接，电荷泵的输出端与环路滤波器的输入端连接，环路滤波器的输出端与组合压控振荡器连接。
10、在其中一个实施例中，数字积分路径包括依次连接的串并转换模块、寄存器模块、鉴相器、数字累加器以及数模转换器。
11、在其中一个实施例中，数字累加器为设置了增益的数字累加器，其中增益不大于预设值。
12、在其中一个实施例中，鉴相器为bang-bang鉴相器。
13、在其中一个实施例中，组合压控振荡器模块包括：一个加法器、一个可控偏置电路、两个计数器、两个压控振荡器、两个数字处理单元。
14、加法器的两个输入端分别接收第一控制电压和第二控制电压，加法器的输出端与可控偏置电路输入端连接，可控偏置电路的输出端分别与第一个压控振荡器和第二个压控振荡器的控制端连接，两个计数器的输入端均与两个压控振荡器的输出端连接，第一个计数器的输出端与第一个数字处理单元的输入端连接，第一个数字处理单元的输出端与分频器的输入端连接，第二个计数器的输出端与第二个数字处理单元的输入端连接，第二个数字处理单元的输出端用于输出时钟信号。
15、在其中一个实施例中，偏置电压由可控偏置电路提供，通过将电源电压施加在可变电阻和固定阻值的电阻串联后得到，通过改变可变电阻的值调控偏置电压。
16、在其中一个实施例中，压控振荡器包括基于反相器的具有锁存结构的环形振荡器。
17、上述低抖动的电荷泵锁相环电路，所述电路通过在鉴频鉴相器模块后接数字积分路径和模拟比例路径，数字积分路径和模拟比例路径均与组合压控振荡器模块连接；组合压控振荡器模块连接到分频器上输出反馈时钟信号再次输入鉴频鉴相器；组合压控振荡器模块包括两个压控振荡器，其中一个工作在频率随电压增长速率超过线性比例区域，另一个工作在频率随电压增长速率低于线性比例区域；再对两个压控振荡器输出频率经过处理，相互抑制非线性特性，得到线性的电压-频率特性。线性的输出可以抑制输出抖动问题，从而进一步降低锁相环的输出抖动问题。
本文档来自技高网...【技术保护点】
1.一种低抖动的电荷泵锁相环电路，其特征在于，所述电路包括：鉴频鉴相器、模拟比例路径、数字积分路径、组合压控振荡器模块和分频器；
2.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，所述模拟比例路径包括电荷泵和环路滤波器；
3.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，所述数字积分路径包括依次连接的串并转换模块、寄存器模块、鉴相器、数字累加器以及数模转换器。
4.根据权利要求3所述的低抖动的电荷泵锁相环电路，其特征在于，所述数字累加器为设置了增益的数字累加器，其中所述增益不大于预设值。
5.根据权利要求3所述的低抖动的电荷泵锁相环电路，其特征在于，所述鉴相器为bang-bang鉴相器。
6.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，所述组合压控振荡器模块包括：一个加法器、一个可控偏置电路、两个计数器、两个压控振荡器、两个数字处理单元；
7.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，偏置电压由可控偏置电路提供，通过将电源电压施加在可变电阻和固定阻值的电阻
8.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，所述压控振荡器包括基于反相器的具有锁存结构的环形振荡器。
...【技术特征摘要】
1.一种低抖动的电荷泵锁相环电路，其特征在于，所述电路包括：鉴频鉴相器、模拟比例路径、数字积分路径、组合压控振荡器模块和分频器；
2.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，所述模拟比例路径包括电荷泵和环路滤波器；
3.根据权利要求1所述的低抖动的电荷泵锁相环电路，其特征在于，所述数字积分路径包括依次连接的串并转换模块、寄存器模块、鉴相器、数字累加器以及数模转换器。
4.根据权利要求3所述的低抖动的电荷泵锁相环电路，其特征在于，所述数字累加器为设置了增益的数字累加器，其中所述增益不大于预设值。
5.根据权利要求3所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。